MAX145BCUA+T [MAXIM]
ADC, Successive Approximation, 12-Bit, 1 Func, 1 Channel, Serial Access, PDSO8, MICRO MAX PACKAGE-8;
| 型号： | MAX145BCUA+T |
| 厂家： | 
MAXIM INTEGRATED PRODUCTS |
| 描述： | ADC, Successive Approximation, 12-Bit, 1 Func, 1 Channel, Serial Access, PDSO8, MICRO MAX PACKAGE-8 转换器 模数转换器 |
| 文件： | 总16页 (文件大小：231K) |
| 中文： | 中文翻译 | 下载： | 下载PDF数据表文档文件 |
19-1387; Rev 0; 11/98
+ 2 .7 V 、低電力、2 チャネル、1 0 8 ksp s
µ
/MAX145
シリアル1 2 ビットA D C 、8 ピン M A X パッケージ
概要___________________________________ 特長___________________________________
M AX144/M AX145は低電力12ビットA/D コンバータ
(AD C)です。パッケージは8ピンµM AX及びDIPが用意
されています。いずれも+2.7V～+5.25V単一電源で
動作し、7.4µsの逐次比較AD C、自動パワーダウン、
高速ウェイクアップ(2.5µs)、内蔵クロック及び高速3線
シリアルインタフェースを備えています。
◆ 単一電源：+ 2 .7 V ～+ 5 .2 5 V
◆ 2 つのシングルエンドチャネル(M A X 1 4 4 )
1 つの疑似差動チャネル(M A X 1 4 5 )
◆ 低電力：
0 .9 m A (1 0 8 ksps、+ 3 V 電源)
1 0 0 µA (1 0 ksps、+ 3 V 電源)
1 0 µA (1 ksps、+ 3 V 電源)
0 .2 µA (パワーダウンモード)
最大サンプリングレート108kspsにおける消費電力は
僅か3.2m W (VDD = +3.6V)です。低スループットレート
においては、自動シャットダウン(0.2µA)によってさら
に消費電力を低減しています。
◆ 内部トラック/ホールド
◆ サンプリングレート：1 0 8 ksps
M AX144は2チャネルのシングルエンド動作で、0～VREF
の入力信号を許容します。M AX145は0～VREFの疑似
差動入力を許容します。外部クロックが3線インタ
フェースからデータにアクセスします。このインタ
◆ 3 線シリアルインタフェース：
S P I/Q S P I/M IC R O W IR E コンパチブル
◆ パッケージ：省スペースの8 ピンµM A X
フェースは、SPI 、Q SPI 及びM ICROW IRETM とコン
TM
TM
◆ ピンコンパチブルの1 0 ビットバージョンも供給
パチブルです。
本製品は、優れた動的性能及び低電力特性に加え、パッ
ケージが小型で使いやすく、バッテリ駆動及びデータ
収集アプリケーション、あるいはその他の省電力、小型化
が必要な回路に最適です。ピンコンパチブルの10ビット
ADCについては、M AX157及びM AX159を参照して下
さい。
型番___________________________________
INL
(LSB)
PART
TEMP. RANGE PIN-PACKAGE
MAX144ACUA 0°C to +70°C 8 µMAX
0.5
1
MAX144BCUA
MAX144ACPA
MAX144BCPA
MAX144BC/D
0°C to +70°C 8 µMAX
0°C to +70°C 8 Plastic DIP
0°C to +70°C 8 Plastic DIP
0°C to +70°C Dice*
0.5
1
アプリケーション_______________________
バッテリ駆動機器
ポータブルデータロギング
絶縁データ収集
計測器
1
MAX144AEUA -40°C to +85°C 8 µMAX
MAX144BEUA -40°C to +85°C 8 µMAX
MAX144AEPA -40°C to +85°C 8 Plastic DIP
MAX144BEPA -40°C to +85°C 8 Plastic DIP
MAX144AMJA -55°C to +125°C 8 CERDIP**
MAX144BMJA -55°C to +125°C 8 CERDIP**
MAX145ACUA 0°C to +70°C 8 µMAX
0.5
1
試験機器
医療機器
システム監視
0.5
1
プロセス制御監視
0.5
1
ピン配置_______________________________
0.5
1
TOP VIEW
MAX145BCUA
MAX145ACPA
MAX145BCPA
MAX145BC/D
0°C to +70°C 8 µMAX
0°C to +70°C 8 Plastic DIP
0°C to +70°C 8 Plastic DIP
0°C to +70°C Dice*
0.5
1
V
1
2
3
4
8
7
6
5
SCLK
DD
1
CH0 (CH+)
CH1 (CH-)
GND
DOUT
CS/SHDN
REF
MAX145AEUA -40°C to +85°C 8 µMAX
MAX145BEUA -40°C to +85°C 8 µMAX
MAX145AEPA -40°C to +85°C 8 Plastic DIP
MAX145BEPA -40°C to +85°C 8 Plastic DIP
MAX145AMJA -55°C to +125°C 8 CERDIP**
MAX145BMJA -55°C to +125°C 8 CERDIP**
0.5
1
MAX144
MAX145
0.5
1
0.5
1
( ) ARE FOR MAX145 ONLY
mMAX/DIP
*Dice are specified at T = +25°C, DC parameters only.
A
**Contact factory for availability.
SPI及びQSPIはM otorola, Inc.の商標です。
M ICROW IREはNational Sem iconductor Corp.の商標です。
________________________________________________________________ Maxim Integrated Products
1
無料サンプル及び最新版データシートの入手にはマキシム社のホームページをご利用下さい。http://w w w .m axim -ic.com
+ 2 .7 V 、低電力、2 チャネル、1 0 8 ksp s
µ
シリアル1 2 ビットA D C 、8 ピン M A X パッケージ
ABSOLUTE MAXIMUM RATINGS
V
to GND..............................................................-0.3V to +6V
Plastic DIP (derate 9.09mW/°C above +70°C) ............727mW
CERDIP (derate 8.00mW/°C above +70°C) ............... 640mW
DD
CH0, CH1 (CH+, CH-) to GND ................. -0.3V to (V
REF to GND .............................................. -0.3V to (V
+ 0.3V)
+ 0.3V)
DD
DD
Operating Temperature Ranges (T )
A
Digital Inputs to GND. ............................................. -0.3V to +6V
DOUT to GND............................................ -0.3V to (V + 0.3V)
DOUT Sink Current ........................................................... 25mA
MAX144/MAX145_C_A .......................................0°C to +70°C
MAX144/MAX145_E_A. ...................................-40°C to +85°C
MAX144/MAX145_M_A ................................ -55°C to +125°C
Storage Temperature Range.............................-65°C to +150°C
Lead Temperature (soldering, 10sec) .............................+300°C
DD
Continuous Power Dissipation (T = +70°C)
A
µMAX (derate 4.1mW/°C above +70°C) .................... 330mW
Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional
operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to
absolute maximum rating conditions for extended periods may affect device reliability.
ELECTRICAL CHARACTERISTICS
(V
= +2.7V to +5.25V, V
= 2.5V, 0.1µF capacitoratREF, f
= 2.17M Hz, 16 clocks/conversion cycle (108ksps),
DD
REF
SCLK
CH-= GND forM AX145, T = T
A
to T
, unlessotherwise noted. Typicalvaluesare atT = +25°C.)
M AX A
M IN
/MAX145
PARAMETER
DC ACCURACY (Note 1)
Resolution
SYMBOL
CONDITIONS
MIN
12
TYP
MAX
UNITS
RES
INL
Bits
MAX14_A
MAX14_B
0.5
1
Relative Accuracy (Note 2)
LSB
Differential Nonlinearity
Offset Error
DNL
No missing codes over temperature
0.75
3
LSB
LSB
Gain Error (Note 3)
Gain Temperature Coefficient
3
LSB
0.8
ppm/°C
Channel-to-Channel Offset
Matching
0.05
LSB
LSB
Channel-to-Channel Gain
Matching
0.05
DYNAMIC SPECIFICATIONS (f
= 10kHz, V = 2.5Vp-p, 108ksps, f
SCLK
= 2.17MHz, CH- = GND for MAX145)
70
IN(sine-wave)
IN
Signal-to-Noise Plus
Distortion Ratio
SINAD
dB
dB
Total Harmonic Distortion
(including 5th-order harmonic)
THD
-80
Spurious-Free Dynamic Range
Channel-to-Channel Crosstalk
Small-Signal Bandwidth
Full-Power Bandwidth
SFDR
80
dB
dB
f
= 65kHz, V = 2.5Vp-p (Note 4)
-85
2.25
1.0
IN
IN
-3dB rolloff
MHz
MHz
CONVERSION RATE
External clock, f
16 clocks/conversion cycle
= 2.17MHz,
SCLK
7.4
Conversion Time (Note 5)
t
µs
CONV
Internal clock
5
7
T/H Acquisition Time
Aperture Delay
t
2.5
µs
ns
ps
ACQ
25
Aperture Jitter
<50
External clock mode
0.1
0
2.17
5
Serial Clock Frequency
f
MHz
SCLK
Internal clock mode, for data transfer only
2
_______________________________________________________________________________________
+ 2 .7 V 、低電力、2 チャネル、1 0 8 ksp s
µ
シリアル1 2 ビットA D C 、8 ピン M A X パッケージ
/MAX145
ELECTRICAL CHARACTERISTICS (continued)
(V
= +2.7V to +5.25V, V
= 2.5V, 0.1µF capacitoratREF, f
= 2.17M Hz, 16 clocks/conversion cycle (108ksps),
DD
REF
SCLK
CH-= GND forM AX145, T = T
A
to T
, unlessotherwise noted. Typicalvaluesare atT = +25°C.)
M AX A
M IN
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
ANALOG INPUTS
Analog Input Voltage Range
(Note 6)
V
IN
0
V
REF
V
Multiplexer Leakage Current
Input Capacitance
On/off leakage current, V = 0 to V
0.01
16
1
µA
pF
IN
DD
C
IN
EXTERNAL REFERENCE
0
V
DD
+ 50mV
Input Voltage Range (Note 7)
V
REF
V
Input Current
V
REF
= 2.5V
100
25
140
µA
kΩ
µA
Input Resistance
18
Shutdown REF Input Current
0.01
10
DIGITAL INPUTS (CS/SHDN) AND OUTPUT (DOUT)
V
≤ 3.6V
2.0
3.0
DD
DD
Input High Voltage
V
IH
V
V
> 3.6V
Input Low Voltage
Input Hysteresis
V
0.8
V
V
IL
V
HYS
0.2
0.5
Input Leakage Current
Input Capacitance
I
V
= 0 or V
DD
1
15
µA
pF
IN
IN
C
(Note 8)
IN
OL
OH
I
= 5mA
0.4
SINK
SINK
Output Low Voltage
Output High Voltage
V
V
V
I
I
= 16mA
= 0.5mA
V
V
DD
- 0.5
SOURCE
Three-State Output Leakage
Current
10
15
µA
pF
CS/SHDN = V
CS/SHDN = V
DD
DD
Three-State Output Capacitance
POWER REQUIREMENTS
Positive Supply Voltage
C
(Note 8)
OUT
V
2.7
5.25
2.0
5
V
DD
Operating mode
Shutdown, CS/SHDN = GND
0.9
0.2
mA
µA
Positive Supply Current
I
DD
Power-Supply Rejection
(Note 9)
V
V
= 2.7V to 5.25V,
DD
PSR
0.15
mV
= 2.5V, full-scale input
REF
_______________________________________________________________________________________
3
+ 2 .7 V 、低電力、2 チャネル、1 0 8 ksp s
µ
シリアル1 2 ビットA D C 、8 ピン M A X パッケージ
TIMING CHARACTERISTICS (Figure 7)
(V
= +2.7V to +5.25V, V
= 2.5V, 0.1µF capacitoratREF, f
= 2.17M Hz, 16 clocks/conversion cycle (108ksps),
DD
REF
SCLK
CH-= GND forM AX145, T = T
A
to T
, unlessotherwise noted. Typicalvaluesare atT = +25°C.)
M AX A
M IN
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
µs
Wake-Up Time (Note 10)
t
2.5
WAKE
t
C = 100pF
120
120
120
2.17
5
ns
CS/SHDN Fall to Output Enable
CS/SHDN Rise to Output Disable
SCLK Fall to Output Data Valid
DV
L
t
C = 100pF, Figure 1
L
ns
TR
t
C = 100pF, Figure 1
L
20
0.1
0
ns
DO
External clock
SCLK Clock Frequency
f
MHz
SCLK
Internal clock, SCLK for data transfer only
External clock
215
SCLK Pulse Width High
t
ns
CH
Internal clock, SCLK for data transfer only
(Note 8)
50
215
50
External clock
/MAX145
SCLK Pulse Width Low
t
ns
CL
Internal clock, SCLK for data transfer only
(Note 8)
t
60
60
ns
ns
SCLK to CS/SHDN Setup
CS/SHDN Pulse Width
SCLKS
t
CS
Note 1: Tested at V
= +2.7V.
DD
Note 2: Relative accuracy is the deviation of the analog value at any code from its theoretical value after full-scale range has been
calibrated.
Note 3: Offset nulled.
Note 4: “On” channel is grounded; sine wave applied to “off” channel (MAX144 only).
Note 5: Conversion time is defined as the number of clock cycles times the clock period; clock has 50% duty cycle.
Note 6: The common-mode range for the analog inputs is from GND to V
(MAX145 only).
DD
Note 7: ADC performance is limited by the converter’s noise floor, typically 300µVp-p.
Note 8: Guaranteed by design. Not subject to production testing.
Note 9: Measured as V
- V
.
FS(2.7V)
FS(5.25V)
Note 10: SCLK must remain stable during this time.
4
_______________________________________________________________________________________
+ 2 .7 V 、低電力、2 チャネル、1 0 8 ksp s
µ
シリアル1 2 ビットA D C 、8 ピン M A X パッケージ
/MAX145
標準動作特性 ______________________________________________________________________
(V = +3.0V, V
= 2.5V, 0.1µF at REF, f = 2.17MHz, 16 clocks/conversion cycle (108ksps), CH- = GND for MAX145, T = +25°C,
SCLK A
DD
REF
unless otherwise noted.)
SUPPLY CURRENT
vs. TEMPERATURE
SUPPLY CURRENT
vs. SUPPLY VOLTAGE
SUPPLY CURRENT vs.
SAMPLING RATE
10,000
1000
100
10
1500
1250
1000
750
1500
1300
1100
900
V
= V
REF
V
L
= V
DD
DD
C = 20pF
L
REF
R = ¥
L
V
L
= V
DD
REF
R = ¥
L
CODE = 101010100000
C = 50pF
CODE = 101010100000
C = 50pF
CODE = 101010100000
700
1
500
500
0.1
2.5
3.0
3.5
4.0
4.5
5.0
5.5
-60 -40 -20
0
20 40 60 80 100 120 140
0.1
1
10
100
1k
10k 100k
SUPPLY VOLTAGE (V)
TEMPERATURE (°C)
SAMPLING RATE (sps)
SHUTDOWN CURRENT
vs. TEMPERATURE
SHUTDOWN CURRENT
vs. SUPPLY VOLTAGE
OFFSET ERROR
vs. SUPPLY VOLTAGE
1000
800
600
400
200
0
1000
800
600
400
200
0
1.0
V
= V
DD
REF
V
REF
= V
DD
0.8
0.6
0.4
0.2
0
-60 -40 -20
0
20 40 60 80 100 120 140
2.5
3.0
3.5
4.0
4.5
5.0
5.5
2.5
3.0
3.5
4.0
4.5
5.0
5.5
TEMPERATURE (°C)
SUPPLY VOLTAGE (V)
SUPPLY VOLTAGE (V)
GAIN ERROR
vs. SUPPLY VOLTAGE
GAIN ERROR
vs. TEMPERATURE
OFFSET ERROR
vs. TEMPERATURE
0.5
0.5
1.0
0.4
0.3
0.9
0.8
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0
0.4
0.3
0.2
0.2
0.1
0.1
0
0
-0.1
-0.2
-0.3
-0.4
-0.5
-0.1
-0.2
-0.3
-0.4
-0.5
-60 -35 -10 15 40 65 90 115 140
2.5
3.0
3.5
4.0
(V)
4.5
5.0
5.5
-60 -35 -10 15 40 65 90 115 140
V
TEMPERATURE (°C)
TEMPERATURE (°C)
DD
_______________________________________________________________________________________
5
+ 2 .7 V 、低電力、2 チャネル、1 0 8 ksp s
µ
シリアル1 2 ビットA D C 、8 ピン M A X パッケージ
標準動作特性(続き)_________________________________________________________________
(V = +3.0V, V
= 2.5V, 0.1µF at REF, f = 2.17MHz, 16 clocks/conversion cycle (108ksps), CH- = GND for MAX145, T = +25°C,
SCLK A
DD
REF
unless otherwise noted.)
INTEGRAL NONLINEARITY
vs. OUTPUT CODE
INTEGRAL NONLINEARITY
vs. SUPPLY VOLTAGE
INTEGRAL NONLINEARITY
vs. TEMPERATURE
0.20
0.15
0.10
0.05
0
0.5
0.4
0.3
0.2
0.1
0
0.5
0.4
0.3
0.2
0.1
0
-0.05
-0.10
-0.15
-0.20
/MAX145
-60 -35 -10 15 40 65 90 115 140
TEMPERATURE (°C)
0
1024
2048
3072
4096
2.5
3.0
3.5
4.0
(V)
4.5
5.0
5.5
OUTPUT CODE
V
DD
EFFECTIVE NUMBER OF BITS
vs. FREQUENCY
FFT PLOT
20
0
12.0
V
= +2.7V
DD
= 10kHz
V
= +2.7V
DD
f
IN
f
= 108ksps
SAMPLE
11.8
11.6
11.4
11.2
-20
-40
-60
-80
-100
-120
-140
11.0
0
27
FREQUENCY (kHz)
54
1
10
100
FREQUENCY (kHz)
端子説明 __________________________________________________________________________
端子
名称
機ꢀ能
1
2
3
4
V
正電源電圧(+2.7V～+5.25V)
アナログ入力：M AX144 = シングルエンド(CH0)；M AX145 = 差動(CH )
DD
CH0 (CH+)
CH1 (CH-)
GND
+
アナログ入力：M AX144 = シングルエンド(CH1)；M AX145 = 差動(CH )
-
アナログ及びディジタルグランド
外部リファレンス電圧入力。アナログ電圧範囲を設定します。ICピンの近くで0.1µFコンデンサを使って
バイパスして下さい。
5
6
REF
アクティブローチップセレクト入力/アクティブハイシャットダウン入力。CS/SHDNをハイに引き上げる
と、デバイスはシャットダウン(最大電流5µA)になります。
CS/SHDN
シリアルデータ出力。データはSCLKの立下がりエッジで変化します。CS/SHDNがハイの時ハイインピー
ダンスになります。
7
8
DOUT
SCLK
シリアルクロック入力。DOUTはSCLKの立下がりエッジで変化します。
6
_______________________________________________________________________________________
+ 2 .7 V 、低電力、2 チャネル、1 0 8 ksp s
µ
シリアル1 2 ビットA D C 、8 ピン M A X パッケージ
/MAX145
V
DD
DOUT
6k
DOUT
6k
C
L
C
L
GND
a) HIGH-Z TO V , V TO V , AND V TO HIGH-Z
GND
b) HIGH-Z TO V , V TO V , AND V TO HIGH-Z
0H 0L
0H
OH
0L 0H
0L
OL
図1. イネーブル及びディセーブル時間の負荷回路
詳細___________________________________
CS/SHDN
SCLK
M AX144/M AX145 A/Dコンバータ(ADC)は、逐次比較
変換(SAR)技法と内蔵トラックアンドホールド(T/H)構造
を用いてアナログ信号をシリアル12ビットディジタル
出力データストリームに変換します。
INTERNAL
CLOCK
DOUT
CONTROL
LOGIC
OUTPUT
REGISTER
このフレキシブルなシリアルインタフェースにより、
マイクロプロセッサ(µP)へのインタフェースが簡単に
なっています。図2にM AX144(2チャネル、シングル
エンド)及びM AX145(1チャネル、疑似差動)の内部構造
の簡略化ファンクションダイアグラムを示します。
CH0
(CH+)
SCLK
ANALOG
INPUT
12-BIT
SAR
ADC
T/H
IN
OUT
MAX144
MAX145
CH1
(CH-)
MUX
(2 CHANNEL)
REF
( ) ARE FOR MAX145
アナログ入力：シングルエンド(M AX144)
及び疑似差動(M AX145)
図2. 簡略化ファンクションダイアグラム
12-BIT CAPACITIVE DAC
REF
ADCのアナログコンパレータのサンプリング構造を図3
の等価入力回路に示します。シングルエンドモード
(M AX144)においては、CH0及びCH1の両方のチャネル
がG ND を基準としており、2つの異なる信号ソースに
接続することができます。パワーオンリセットの後、
ADCはCH0を変換するように設定されます。CH0が変
換されると次にCH1が変換され、その後両チャネル間
で交互に変換が続けられます。チャネルの切換えは
CS/SHD Nピンをトグルすることによって行われます。
変換と変換の間でCS/SHD Nを2回トグルすることで、
同じチャネルで変換を行うことができます。一方のチャ
ネルのみを使用する場合、CH0とCH1をまとめて接続
することができますが、その場合でも出力データは
(M SBの前に)チャネル識別ビットを含みます。
MAX144
MAX145
CH0
C
HOLD
16pF
(CH+)
INPUT
MUX
COMPARATOR
TO SAR
ZERO
CH1
(CH-)
R
IN
9kW
C
SWITCH
TRACK
HOLD
T/H
CONTROL LOGIC
( ) ARE FOR MAX145
GND
SINGLE-ENDED MODE: CH0, CH1 = IN+; GND = IN-
DIFFERENTIAL-ENDED MODE: CH+ = IN+; CH- = IN-
図3. アナログ入力チャネルの構造
アクイジション期間の終了時にT/Hスイッチが開き、IN
の信号のサンプルとしてCHOLDの電荷を保持します。
+
M AX145の場合、入力チャネルは単一の差動チャネル
ペア(CH 、CH )を形成します。この構成は、IN の
+
-
+
変換期間は、入力マルチプレクサがCH O LD を正入力
(IN )から負入力(IN )に切り換えた時に始まります。これ
信号のみがサンプリングされるため、疑似差動と呼んで
+
-
います。リターン側のIN は変換中にG ND の 0.5LSB
-
により、コンパレータの正入力のノードZEROが不平衡
になります。
(最良の結果を得るためには 0.1LSB)以内で安定して
いる必要があります。これを実現するためには、IN と
-
コンデンサを用いたD/Aコンバータ(DAC)が、変換サイ
クルの残りの時間で、ノードZERO を12ビット分解能
の制限範囲で0Vに調節します。この動作は、16pF・
[(VIN+)-(VIN-)]の電荷をCHO LD からバイナリ重み付の
コンデンサを用いたDACに移すのと等価であり、この
結果、アナログ入力信号のディジタル表示が生成され
ます。
GNDの間に0.1µFのコンデンサを接続して下さい。
アクイジション期間中、正入力(IN )として選択された
+
チャネルがコンデンサCHO LD を充電します。アクイジ
ション期間はCS/SHDNが下がる時から2番目のクロック
サイクルの立下がりエッジ(外部クロックモード)まで、
あるいはCS/SHDNが下がる時から1番目のクロックサイ
クルの立下がりエッジ(内部クロックモード)までです。
_______________________________________________________________________________________
7
+ 2 .7 V 、低電力、2 チャネル、1 0 8 ksp s
µ
シリアル1 2 ビットA D C 、8 ピン M A X パッケージ
ジェント現象を数値化することができます。高周波信号
トラック/ホールド(T/H)
が計測したい周波数帯域にエイリアシングしてくるの
を防ぐため、アンチエイリアシングフィルタリングを
お勧めします。殆どのエイリアシングの問題は外付抵抗
とコンデンサによって簡単に解決できます。ただし、DC
精度が必要な場合は、M AX7410/M AX7414等の連続
又はスイッチトキャパシタフィルタが最適です(図4)。
本製品のバタワース特性は、一般にロールオフと減衰
に関して最善のフィルタ構成を実現し、設計が簡単で、
極めて平坦なパスバンド応答を達成します。
AD CのT/H段はCS/SHD Nの立下がりエッジでトラッ
キングモードに入ります。M AX144(シングルエンド
入力)の場合、IN はGNDに接続され、コンバータは正(+)
-
入力をサンプリングします。M AX145(疑似差動入力)の
場合、IN は負入力(-)に接続し、[(V )-(V )]の差が
-
IN+
IN-
サンプリングされます。変換の最後に正入力は再びIN
+
に切り換えられ、CHOLDは入力信号まで充電されます。
T/Hが入力信号を取り込むのに要する時間は、入力容量が
充電される速さの関数です。入力信号のソースインピー
ダンスが高いほど、アクイジション時間が長くなるため、
変換と変換の間の間隔を長くする必要があります。アク
アナログ入力保護
内部保護ダイオードによりアナログ入力がVDD とG ND
にクランプされているため、入力チャネルは(G ND -
300m V)～(VDD + 300m V)の範囲で、損傷を起こすこと
なくスイングできます。ただし、フルスケール付近で
正確な変換を行うためには、両入力がVDDを50m V以上
超えず、またG ND を50m Vを超えて下回らないように
して下さい。
イジション時間(t )は素子が信号を取込むのに要する
ACQ
/MAX145
最大時間であり、信号が取込まれるのに必要な最小時間
でもあります。t は、次式で計算されます。
ACQ
t
ACQ
= 9(RS + RIN)CIN
ここで、RSは入力信号のソースインピーダンス、RIN
(9kΩ)は入力抵抗、そしてCIN(16pF)はADCの入力容量
です。ソースインピーダンスが1 kΩ以下であれば、
M AX144/ M AX145のAC性能に大きな影響はありません。
オフチャネルアナログ入力が電源範囲を5 0 m V 以上
超えた場合は、入力電流を4 m A までに制限して下さい。
アナログ入力に0.01µFのコンデンサを接続することで、
より高いソースインピーダンスを使用できます。この
コンデンサは入力ソースインピーダンスと共にRCフィ
ルタを構成し、ADCの信号帯域幅を制限します。
クロックモードの選択
M AX144/M AX145の変換を開始するには、CS/SHDN
をローに引き下げて下さい。CS/SHDNの立下がりエッジ
で、ICはウェイクアップし、内部T/H回路がトラック
モードに入ります。さらに、CS/SHDNの立下がりエッジ
におけるSC LKの状態によって内部(SC LK = ハイ)
クロック又は外部(SCLK = ロー)クロックモードが選択
されます。
入力帯域幅
M AX144/M AX145のT/H段は小信号帯域幅が2.25M Hz、
フルパワー帯域幅が1M Hzであるため、アンダーサンプ
リング技法を使用することにより帯域幅がADCのサン
プリングレートを超える周期信号を測定し、高速トラン
V
DD
1
4
5
V
7
V
DD
2
EXTERNAL
REFERENCE
DD
0.1mF
CH0
SHDN
REF
470W**
5
8
OUT
CLK
MAX7410
MAX7414
MAX144
GND
2
3
8
7
6
IN
CH1
DOUT
f
C
= 15kHz
0.01mF**
CS/SHDN
SCLK
mP/mC
COM
1
OS
6
GND
3
4
0.01mF
1.5MHz
OSCILLATOR
**USED TO ATTENUATE SWITCHED-CAPACITOR FILTER CLOCK NOISE
図4. アナログ入力にアンチエイリアシングフィルタを使った構造
8
_______________________________________________________________________________________
+ 2 .7 V 、低電力、2 チャネル、1 0 8 ksp s
µ
シリアル1 2 ビットA D C 、8 ピン M A X パッケージ
/MAX145
内部クロック(f
< 1 0 0 kH z又はf
> 2 .1 7 M H z)
変換を完了する必要があります。外部クロックモード
は、100kHz～2.17M Hzの範囲のクロック周波数にお
いて最良のスループットを達成します。
S C LK
S C LK
内部クロックモードにおいては、M AX144/M AX145は
内部のレーザトリミングされた発振器によって、仕様
クロックレート2M Hzの20% 以内で動作します。この
結果、システムマイクロプロセッサはSAR変換クロック
を動作させる役割から解放され、変換結果はプロセッサ
の都合のよい時に、0～5M Hzの任意のクロックレート
で読取ることができます。100kHz未満又は2.17M Hz
以上のクロック周波数で動作するシリアルインタフェース
に対しては、M AX144/M AX145を内部クロックモード
で動作させる必要があります。内部クロックモード(図5)
を選択するには、CS/SHDNのハイ/ロー遷移の時にSCLK
をハイに保持して下さい。最初のSCLKの立下がりエッジ
がデータをサンプリングし、内部発振器を使って変換を
開始します。変換の後、発振器はシャットオフし、DOUT
がハイになって変換終了(EO C)を知らせます。ここで
SCLKを使ってデータを読取ることができます。
出力データフォーマット
表1に、M AX144及びM AX145の16ビットシリアル
データストリーム出力を示します。最初の3ビットは
常にロジックハイ(内部クロックモードのEOCビットを
含む)で、その後にチャネル識別(CH0ならCHID = 0、
CH1ならCHID = 1、M AX145なら、CHID = 1)、そし
て12ビットのデータがM SBを先頭とするフォーマットで
続きます。最後のビットが読取られた後のSCLKパルス
ではゼロの列が同期出力されます。D O U TはSCLKの
立下がりエッジで遷移します。CS/SHD Nがハイの時、
出力はハイインピーダンスに留まります。
外部リファレンス
M AX144とM AX145はいずれも外部リファレンスを
必要とします。REFにおける最小DC入力抵抗は18kΩ
です。変換時のリファレンスは、250µAのDC負荷電流
を供給できなければならず、出力インピーダンスは10Ω
以下でなければなりません。最高の性能を得るためには
0.1µFのバイパスコンデンサを使用して下さい。リファ
レンス入力構造は0～VDD + 50m Vの電圧範囲を許容し
ますが、リファレンス電圧が低い場合、ノイズレベル
により実効分解能が低下します。
外部クロック(f
= 1 0 0 kH z～2 .1 7 M H z)
S C LK
SCLKがローの時にCS/SHD Nがハイからローに遷移す
ると、外部クロックモード(図6)が選択されます。外部
クロック信号は、データをシフトアウトするだけでなく、
アナログディジタル変換の駆動も行います。2番目の
クロックパルスの立下がりエッジで入力がサンプリング
されて変換が開始されます。T/Hコンデンサの放電で
変換結果が劣化するのを防ぐためには、140µs以内に
ACTIVE POWER ACTIVE
DOWN
t
CS
t
t
CONV
WAKE
(t
ACQ
)
CS/SHDN
SCLK
1
2
3
4
5
6
7
8
9
10 11 12 13 14 15 16
HIGH-Z
HIGH-Z
EOC
1
1
CHID MSB D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
DOUT
SAMPLING INSTANT
図5. 内部クロックモードのタイミング
ACTIVE POWER ACTIVE
DOWN
ACTIVE POWER
DOWN
SAMPLING INSTANT
t
CS
t
WAKE
ACQ
(t
)
CS/SHDN
SCLK
1
2
3
4
5
6
7
8
9
10 11 12 13 14 15 16
HIGH-Z
HIGH-Z
CHID MSB D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
DOUT
図6. 外部クロックモードのタイミング
_______________________________________________________________________________________
9
+ 2 .7 V 、低電力、2 チャネル、1 0 8 ksp s
µ
シリアル1 2 ビットA D C 、8 ピン M A X パッケージ
表1. 内部及び外部クロックモードにおけるシリアル出力データストリーム
SCLK CYCLE
DOUT (Internal Clock)
DOUT (External Clock)
1
EOC
1
2
1
1
3
1
1
4
5
6
7
8
9
10
D6
D6
11
D5
D5
12
D4
D4
13
D3
D3
14
D2
D2
15
D1
D1
16
D0
D0
CHID D11 D10 D9
CHID D11 D10 D9
D8
D8
D7
D7
自動パワーダウンモード
全高調波歪み(THD)
M AX144/M AX145は、選択されていない時(CS/SHDN =
VDD )にはシャットダウンモードに入ります。シャット
ダウンモードにおいては、全ての内部回路がターンオフ
し、消費電流を0.2µA以下(typ)に低減します。外部
リファレンスが1LSB以内で安定している時、ウェイク
アップ時間は2.5µsです。外部リファレンスが1LSB
以内で安定していない場合、リファレンスが安定する
までウェイクアップ時間を延長する必要があります。
THD は入力信号の最初の5つの高調波のRM S和と基本
波そのものの比です。これは次式で表されます。
æ
ö
æ
è
ö
ø
2
2
2
2
V
+V
+V
+V
5
2
3
4
ç
ç
ç
÷
÷
÷
THD = 20 × log
V
1
ç
÷
è
ø
/MAX145
ここで、V1は基本波の振幅、V2～V5は2次～5次高調波
の振幅です。
アプリケーション情報___________________
スプリアスフリーダイナミックレンジ(SFDR)
信号対雑音比(SNR)
SFDRは基本波(最大信号成分)と次に大きなスプリアス
成分(DCオフセットを除く)のRM S値の比です。
ディジタルサンプルから完全に再構築された波形の場合、
理論的最大SNRはフルスケールアナログ入力(RM S値)
とRM S数値化エラー(残留エラー)の比となります。理想
的な最小アナログディジタルノイズは数値化エラーのみ
に起因し、ADCの分解能(Nビット)によって直接決まり
ます。
標準インタフェースへの接続
M AX144/M AX145のインタフェースはSPI、QSPI及び
M ICROW IRE標準シリアルインタフェースと完全にコン
パチブルです。
SNR(M AX)= (6.02・N + 1.76)dB
シリアルインタフェースが使用できる場合は、CPU の
シリアルインタフェースをマスターにすることにより、
CPU がM AX144/M AX145のシリアルクロックを生成
するようにして下さい。クロック周波数は100kHz～
2.17M Hz(外部クロックモード)の範囲で選択して下さい。
現実には、数値化ノイズの他にもサーマルノイズ、リファ
レンスノイズ、クロックジッタ等のノイズソースがあり
ます。ですから、SNRを計算する時はRM S信号とRM S
ノイズの比をとります。後者は基本波、最初の5つの高
調波及びDCオフセットを除く全てのスペクトル成分を
含みます。
1）SCLKがローの時に、CPUの汎用I/Oラインを使用し
てCS/SHDNをローに引き下げます。
信号雑音+歪み(SINAD)
2）仕様の最小ウェイクアップ時間(tW AKE)だけ待って
から、SCLKを起動します。
SINAD は基本入力周波数のRM S振幅とその他全ての
ADC出力信号と等価のRM S値の比です。
3）少なくとも16クロックサイクルの間SCLKを起動し
ます。先頭の3つの1、チャネル識別及び数値化
された入力信号のM SBからなるシリアルデータスト
リームがクロックの最初の立下がりエッジで開始さ
れます。DOUTはSCLKの立下がりエッジで遷移し、
M SBを先頭とするフォーマットで読むことができま
す。SCLKからDOUT有効までのタイミング特性を
観察します。データはSCLKの立上がりエッジでµP
に同期入力する必要があります。
信号RM S
(ノイズ + 歪み)RM S
é
ê
ë
ù
ú
û
SINAD(dB) = 20 × log
実効ビット数(ENO B)
ENO Bは特定の入力周波数及びサンプリングレートに
おけるADCの包括的な精度です。理想的なADCの誤差
は数値化ノイズのみからなっています。入力範囲が
ADCのフルスケール範囲に等しい場合、実効ビット数
は次式で計算できます。
4）16番目のクロック立下がりエッジあるいはその後で
CS/SHDNをハイに引き上げます。CS/SHDNがロー
に留まると、LSBの後でゼロの列が同期出力されます。
ENOB = (SINAD - 1.76)/6.02
10 ______________________________________________________________________________________
+ 2 .7 V 、低電力、2 チャネル、1 0 8 ksp s
µ
シリアル1 2 ビットA D C 、8 ピン M A X パッケージ
/MAX145
5）CS/SHD Nがハイの状態で、少なくとも60ns(t )
S P I及びM IC R O W IR E インタフェース
CS
待ってからCS/SHDNをローに引き下げて新しい変換
SPI(図8a)又はM ICRO W IRE(図8b)を使用する場合は、
CPO L = 0及びCPHA = 0に設定して下さい。変換は、
CS/SHD Nの立下がりエッジで開始されます(図8c)。
ADCから完全な12ビットを取り出すには、2つの連続
した8ビット読取り動作が必要です。DOUTの出力データ
は、シリアルの立下がりエッジで遷移し、SCLKの立上がり
エッジでµPに同期入力されます。最初の8ビットデータ
ストリームは先頭の3つの1、チャネル識別及びM SBで
始まる最初の4つのデータビットを含んでいます。2番目
の8ビットデータストリームには、残りのビットD 7～
D0が含まれています。
を始めます。変換が終わる前にCS/SHD Nをハイに
引き上げることによって変換を中止することができ
ます。新しい変換を始める前に少なくとも60ns待ち
ます。
データは2つの8ビットシーケンスとして、あるいは
連続的に出力することができます。変換結果は3つの1
及びチャネル識別がM SBの前に入った形で出力されます。
最後のLSBの後でシリアルクロックがアイドル状態にな
らず、CS/SHDNがローに維持されると、DOUTはゼロ
の列を送り出します。
· · ·
CS/SHDN
SCLK
t
t
t
CS
SCLKS
CH
t
CL
· · ·
t
DV
t
t
TR
DO
HIGH-2
HIGH-2
DOUT
· · ·
図7. シリアルインタフェースのタイミングシーケンスの詳細
I/O
SCK
CS/SHDN
SCLK
I/O
SK
SI
CS/SHDN
SCLK
MISO
DOUT
DOUT
SPI
MICROWIRE
V
DD
MAX144
MAX145
MAX144
MAX145
SS
図8b. M ICROW IREの接続
図8a. SPIの接続
1ST BYTE READ
2ND BYTE READ
12 13
1
2
3
4
5
6
7
8
9
10
11
14
15
16
SCLK
CS/SHDN
HIGH-Z
CHID D11 D10 D9
SAMPLING INSTANT MSB
*WHEN CS/SHDN IS HIGH, DOUT = HIGH-Z
D8
D7
D6
D5
D4
D3
D2
D1
D0
LSB
DOUT*
図8c. SPI/M ICROW IREのインタフェースタイミングシーケンス(CPOL = CPHA = 0)
______________________________________________________________________________________ 11
+ 2 .7 V 、低電力、2 チャネル、1 0 8 ksp s
µ
シリアル1 2 ビットA D C 、8 ピン M A X パッケージ
Q S P Iインタフェース
SPI通信を確立するには、図10aに示すようにコント
ローラを接続し、システムマスターとしてPIC16/PIC17
の同期シリアルポート制御レジスタ(SSPCO N)と同期
シリアルポート状態レジスタ(SSPSTAT)を表2及び表3
に示すビットパターンに初期化することにより、PIC16/
PIC17をシステムマスターとして設定して下さい。
CPO L = CPHA = 0で高速Q SPIインタフェースを使う
場合、M AX144/M AX145は最大fSCLKとして2.17M Hz
を満足します。図9aのQ SPI回路はM AX144の2つの
チャネルの各々で変換を行うように設定することがで
きます。図9bにQ SPIのインタフェースタイミングを
示します。
SPIモードにおいては、PIC16/PIC17 µCは8ビットの
データを同期して送信し、同時に受信することができ
ます。ADCからの12ビット結果を完全に得るためには、
2つの連続した8ビット読取り(図10b)が必要です。
D O U Tデータはシリアルクロックの立下がりエッジで
遷移し、SCLKの立上がりエッジでμCに同期入力され
ます。最初の8ビットデータストリームは先頭の3つの
1、チャネル識別及びM SBで始まる最初の4つのデータ
ビットを含んでいます。2番目の8ビットデータスト
リームは残りのビット(D7～D0)を含んでいます。
S S P モジュール付のP IC 1 6 及びP IC 1 7 との
インタフェース
M AX144/M AX145は、同期シリアルポート(SSP)
モジュールを使ったPIC16/PIC17コントローラ(µC)と
コンパチブルです。
/MAX145
CS
SCK
CS/SHDN
SCLK
MISO
DOUT
QSPI
V
DD
MAX144
MAX145
SS
図9a. QSPIの接続
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
SCLK
CS/SHDN
HIGH-Z
CHID D11 D10 D9
SAMPLING INSTANT MSB
*WHEN CS/SHDN IS HIGH, DOUT = HIGH-Z
D8
D7
D6
D5
D4
D3
D2
D1
D0
LSB
DOUT
図9b. QSPIインタフェースのタイミングシーケンス(CPOL = CPHA = 0)
表2. SSPCO Nレジスタの内容の詳細
MAX144/MAX145
CONTROL BIT
SYNCHRONOUS SERIAL-PORT CONTROL REGISTER (SSPCON)
SETTINGS
WCOL
SSPOV
BIT7
BIT6
X
X
Write Collision Detection Bit
Receive Overflow Detect Bit
Synchronous Serial-Port Enable Bit.
SSPEN
BIT5
1
0: Disables serial port and configures these pins as I/O port pins.
1: Enables serial port and configures SCK, SDO and SCI pins as serial port pins.
CKP
BIT4
BIT3
BIT2
BIT1
BIT0
0
0
0
0
1
Clock Polarity Select Bit. CKP = 0 for SPI master mode selection.
SSPM3
SSPM2
SSPM1
SSPM0
Synchronous Serial-Port Mode Select Bit. Sets SPI master mode and selects
f
= f
/ 16.
CLK
OSC
X=任意
12 ______________________________________________________________________________________
+ 2 .7 V 、低電力、2 チャネル、1 0 8 ksp s
µ
シリアル1 2 ビットA D C 、8 ピン M A X パッケージ
/MAX145
表3. SSPSTATレジスタの内容の詳細
MAX144/MAX145
SETTINGS
CONTROL BIT
SYNCHRONOUS SERIAL-PORT STATUS REGISTER (SSPSTAT)
SPI Data Input Sample Phase. Input data is sampled at the middle of the data output
time.
SMP
BIT7
0
CKE
D/A
P
BIT6
BIT5
BIT4
BIT3
BIT2
BIT1
BIT0
1
X
X
X
X
X
X
SPI Clock Edge Select Bit. Data will be transmitted on the rising edge of the serial clock.
Data Address Bit
Stop Bit
S
Start Bit
R/W
UA
BF
Read/Write Bit Information
Update Address
Buffer Full Status Bit
X=任意
へのグランドリターンはできるだけ短くし、また、低
インピーダンスにして下さい。ディジタル信号は敏感な
レイアウト、グランド及びバイパス
最高の性能を得るためには、プリント回路基板(PCB)を
使用して下さい。アナログトレースとディジタルトレース
を分離したレイアウトが必要であるため、ワイヤラップ
ボードは推奨できません。アナログとディジタルライン
を互いに平行に走らせないで下さい。又、ディジタル
経路がADCパッケージの下に来ないようにして下さい。
アナログとディジタルのPCBグランド部は別々にして、
2つのグランドシステム(アナログとディジタル)がただ
1つのスターポイント(図11)で接続されるようにして
下さい。ノイズを排除するためにスターグランドの電源
アナログ及びリファレンス入力からできるだけ遠ざけ
て配線して下さい。
VDD電源内の高周波ノイズがADC内の高速コンパレータ
に影響を与える可能性があります。VDDは、0.1µF及び
1µFの並列コンデンサをM AX144/M AX145の電源ピン
のできるだけ近くに配置してスターグランドにバイパス
して下さい。最高の電源ノイズ除去比を得るには、コン
デンサのリード線をできるだけ短くして下さい。電源
のノイズが特に大きい場合は、減衰抵抗(10Ω)を接続
して下さい。
V
DD
V
DD
SCLK
DOUT
SCK
SDI
I/O
CS/SHDN
MAX144
MAX145
PIC16/17
GND
GND
図10a. PIC16/PIC17コントローラ用の
SPIインタフェースの接続
1ST BYTE READ
2ND BYTE READ
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
SCLK
CS/SHDN
HIGH-Z
CHID D11 D10 D9
SAMPLING INSTANT MSB
*WHEN CS/SHDN IS HIGH, DOUT = HIGH-Z
D8
D7
D6
D5
D4
D3
D2
D1
D0
LSB
DOUT*
図10b. PIC16/PIC17がマスターモードの時のSPIインタフェースタイミング(CKE = 1、CKP = 0、SM P = 0、
SSPM 3～SSPM 0 = 0001)
______________________________________________________________________________________ 13
+ 2 .7 V 、低電力、2 チャネル、1 0 8 ksp s
µ
シリアル1 2 ビットA D C 、8 ピン M A X パッケージ
POWER SUPPLIES
+3V
+3V
GND
R* = 10W
1mF
0.1mF
GND
V
DD
+3V
DGND
DIGITAL
CIRCUITRY
MAX144
MAX145
* OPTIONAL FILTER RESISTOR
/MAX145
図11. 電源バイパス及びグランディング
チップ情報_____________________________
TRANSISTOR COUNT: 2,058
SUBSTRATE CONNECTED TO GND
14 ______________________________________________________________________________________
+ 2 .7 V 、低電力、2 チャネル、1 0 8 ksp s
µ
シリアル1 2 ビットA D C 、8 ピン M A X パッケージ
/MAX145
パッケージ ________________________________________________________________________
______________________________________________________________________________________ 15
+ 2 .7 V 、低電力、2 チャネル、1 0 8 ksp s
µ
シリアル1 2 ビットA D C 、8 ピン M A X パッケージ
パッケージ(続き)___________________________________________________________________
/MAX145
販売代理店
〒169-0051東京都新宿区西早稲田3-30-16（ホリゾン1ビル）
TEL.(03)3232-6141 FAX. (03)3232-6149
マキシム社では全体がマキシム社製品で実現されている回路以外の回路の使用については責任を持ちません。回路特許ライセンスは明言されていません。
マキシム社は随時予告なしに回路及び仕様を変更する権利を保留します。
16 ____________________Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600
© 1998 Maxim Integrated Products
is a registered trademark of Maxim Integrated Products.
相关型号：
MAX145BCUA-T
ADC, Successive Approximation, 12-Bit, 1 Func, 2 Channel, Serial Access, PDSO8, MO-187, MICRO MAX PACKAGE-8
MAXIM
MAX145BEPA+
ADC, Successive Approximation, 12-Bit, 1 Func, 2 Channel, Serial Access, CMOS, PDIP8, 0.300 INCH, PLASTIC, MS-001AB, DIP-8
MAXIM
MAX145BEUA+
ADC, Successive Approximation, 12-Bit, 1 Func, 1 Channel, Serial Access, CMOS, PDSO8, MICRO MAX PACKAGE-8
MAXIM
MAX146
Improved.Dual.High-Speed Analog Switches[DG401/DG403/DG405/DG401AK/DG401AK/883B/DG401C/D/DG401CJ/DG401CY/DG401CY-T/DG401DJ/DG401DK/DG401DY/DG401DY-T/DG403AK/DG403AK/883B/DG403C/D/DG403CJ/DG403CY/DG403CY-T/DG403DJ/DG403DK/DG403DY/DG403DY-T/5962-8976301M2C/5962-8976301MEA/DG405AK/DG405AK/883B/DG405AZ/883B/DG405C/D/DG405CJ/DG405CY/DG405CY-T/DG405DJ/DG405DK/DG405DY/DG405DY-T/5962-89961012C/5962-8996101EA ]
MAXIM
©2020 ICPDF网 联系我们和版权申明