TPS65381AQDAPRQ1 [TI]
适用于安全应用中的微控制器的多轨电源 (PMIC) | DAP | 32 | -40 to 125;型号: | TPS65381AQDAPRQ1 |
厂家: | TEXAS INSTRUMENTS |
描述: | 适用于安全应用中的微控制器的多轨电源 (PMIC) | DAP | 32 | -40 to 125 控制器 微控制器 集成电源管理电路 光电二极管 |
文件: | 总118页 (文件大小:2832K) |
中文: | 中文翻译 | 下载: | 下载PDF数据表文档文件 |
Support &
Community
Product
Folder
Order
Now
Tools &
Software
Technical
Documents
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
用于安全相关应用微控制器的 TPS65381A-Q1 多轨 电源
1 器件概述
1.1 特性
1
– 针对所有电压监控的自检(在开通期间以及由外
部 MCU 启动之后自动执行)
– 通过电流限制和过热关断对所有具有内部 FET 的
电源进行保护
• 适用于汽车电子 应用
• 具有符合 AEC-Q100 标准的下列特性:
– 器件温度 1 级:–40°C 至 +125°C 的环境运行温
度范围
• 微控制器 (MCU) 接口
– 器件 HBM ESD 分类等级 H2
– 器件 CDM ESD 分类等级 C3B
• 多轨电源支持等
– 看门狗:触发模式(打开/关闭窗口)或问答模式
– 用于锁步双核 MCU 的 MCU 错误信号监控器,
包括 Hercules™ TMS570、C2000™ 以及各种使
用脉宽调制 (PWM) 错误输出的功能安全架构
MCU
– 用于执行器件自检、诊断和外部互连检查的诊断
状态
– TI Hercules™TMS570、 C2000™以及各种功能
安全架构微控制器
• 电源轨
– 输入电压范围:
– 5.8V 至 36V(CAN、I/O、MCU 内核以及传
感器电源稳压器功能)
– 在进行错误事件检测时用于器件和系统保护的安
全状态
– 4.5V 至 5.8V(3.3V I/O 和 MCU 内核稳压器
功能)
– 用于内部振荡器的时钟监视器
– 诊断状态中,每个器件开通或由 MCU 激活时执
行的模拟和数字关键电路自检
– 6V 异步开关模式前置稳压器,具有内部 FET 和
1.3A 输出电流
– 5V (CAN) 电源电压线性稳压器,具有内部
FET、300mA 输出电流
– 3.3V 或 5V (MCU I/O) 电压线性稳压器,具有内
部 FET、300mA 输出电流
– 0.8V 至 3.3V 可调(MCU 内核电压)线性稳压器
控制器,具有外部 FET
– 在非易失性存储器、器件和配置寄存器上执行
CRC
– MCU 的复位电路和输出引脚
– 诊断输出引脚,允许 MCU 通过多路复用器监测
器件的内部模拟和数字信号
• 串行外设接口 (SPI)
– 可配置寄存器
– 3.3V 至 9.5V 可调传感器电源:线性跟踪稳压
器,具有内部 FET、100mA 输出电流以及用于
对电源短路和接地短路的保护措施
– 看门狗问答
– 诊断状态读取
– 与 3.3V 和 5V 逻辑电平兼容
• 使能驱动输出,可在检测到系统故障时禁用保险路
径或外部功率级
– 电荷泵:通常比电池电压高 12V
• 电源和系统监控
– 所有稳压器输出、电池电压和内部电源均具有独
立欠压和过压监控
• 通过 IGNITION 引脚或 CAN WAKEUP 引脚唤醒
• 封装:32 引脚 HTSSOP PowerPAD™ IC 封装
– 稳压器基准电压和用于电压监控的电压基准是相
互独立的。电压监控电路具有独立带隙基准和单
独电源输入引脚
1
An IMPORTANT NOTICE at the end of this data sheet addresses availability, warranty, changes, use in safety-critical applications,
intellectual property matters and other important disclaimers. PRODUCTION DATA.
English Data Sheet: SLVSDJ1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
1.2 应用
•
汽车安全 应用
•
工业安全 应用
–
助力转向:电动助力转向 (EPS) 和电液助力转
向 (EHPS)
–
–
–
–
–
–
安全可编程逻辑控制器 (PLC)
安全 I/O 控制模块
测试和测量
–
制动:防抱死制动系统 (ABS)、电子稳定性控制
(ESC) 和电子驻车制动
铁路和地铁信号控制和安全模块
升降机和自动扶梯安全控制
风力涡轮机控制
–
–
高级驾驶员辅助系统 (ADAS)
悬架
1.3 说明
TPS65381A-Q1 器件是一种多轨电源,旨在为汽车和工业等市场中的安全相关 应用微控制器 (MCU) 供电。
该器件支持德州仪器 (TI) 的 Hercules™ TMS570 MCU 和 C2000™ MCU 系列以及其他各种具有双核锁步
(LS) 或松散耦合架构 (LC) 的 MCU。
TPS65381A-Q1 器件集成了多个为 MCU、控制器局域网 (CAN) 或 FlexRay 以及外部传感器供电的电源
轨。异步降压开关模式电源转换器具有内部 FET,可将输入电源(电池)电压转换为 6V 的前置稳压器输
出。该 6V 前置稳压器为其他稳压器供电。该器件支持通过 IGNITION 或 CAN 收发器唤醒。
例如,该具有内部 FET 的集成式固定 5V 线性稳压器可用于 CAN 或 FlexRay 收发器电源。第二个线性稳压
器也具有内部 FET,可选择将输出电压调节至 5V 或 3.3V,以适用于 MCU I/O 电压。
TPS65381A-Q1 器件包含可调线性稳压器控制器,需要使用外部 FET 和电阻分压器,将可调电压稳定在
0.8V 和 3.3V 之间,以适用于 MCU 内核电源。
集成式传感器电源能够以跟踪模式或可调输出模式运行,并包含接地短路和对电池短路保护。因此,该稳压
器能够为模块外部的传感器或电子控制单元 (ECU) 供电。
集成式电荷泵为内部稳压器提供过驱电压。通过使用电荷泵输出来控制外部 NMOS 晶体管,该电荷泵还可
用于电池反向保护电路。当器件必须以可能的最低电源电压运行时,与传统电池反向阻断二极管相比,该解
决方案支持以更低的最小电池电压运行。
该器件监控所有稳压器输出、电池电压和内部电源轨上的欠压和过压情况。第二个带隙基准独立于主带隙基
准,可用于欠压和过压监控,以免未检测到主带隙基准内的任何漂移。此外,还实现了稳压器电流限制和温
度保护。
TPS65381A-Q1 器件具有监控和保护功能,包括:具有触发模式和问答 模式的看门狗、MCU 错误信号监控
器、针对内部振荡器的时钟监控、针对时钟监控器的自检、针对非易失性存储器的 CRC、支持 MCU 监测器
件的内部模拟和数字信号的诊断输出引脚、针对 MCU 的复位电路以及可在检测到故障时禁用保险路径或外
部功率级的使能驱动输出。内置自检 (BIST) 可在启动时自动监控器件功能。专用的诊断状态支持 MCU 检查
TPS65381A-Q1 监控和保护功能。
TPS65381A-Q1 器件采用 32 引脚 HTSSOP PowerPAD 封装。
器件信息(1)
器件型号
TPS65381A-Q1
(1) 如需了解所有可用封装,请参阅数据表末尾的可订购产品附录。
封装
封装尺寸(标称值)
11.00mm x 6.20mm
HTSSOP (32)
2
器件概述
版权 © 2016–2017, Texas Instruments Incorporated
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
1.4 典型应用图
添加了ADC和VDD6
VBAT_SAFING
VCP
ENDRV
SEL_VDD3/5
IGN
1
2
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
CP1
3
VDD6
ESR
CP2
VBATP
4
PGND
SDN6
5
NRES
VDD6
6
DIAG_OUT
NCS
VDD1_G
PGND
7
8
SDI
VDD1_SENSE
GND
9
SDO
10
11
12
13
14
15
16
SCLK
VDDIO
RSTEXT
ERROR/WDI
CANWU
VSFB1
VSIN
VDD3/5
VDD5
GND
VTRACK1
VSOUT1
VDD6
Copyright © 2016, Texas Instruments Incorporated
图 1-1. 典型应用图
版权 © 2016–2017, Texas Instruments Incorporated
器件概述
3
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
2 修订历史记录
注:之前版本的页码可能与当前版本有所不同。
Changes from Original (July 2016) to Revision A
Page
•
已发布完整版数据表 .................................................................................................................. 2
4
修订历史记录
版权 © 2016–2017, Texas Instruments Incorporated
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
3 引脚配置和功能
本节中的引脚配置图未按比例绘制。有关封装尺寸,请参阅节 10中的机械数据。
DAP 封装
32 引脚 HTSSOP(采用 PowerPAD™)
俯视图
VBAT_SAFING
VCP
1
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
ENDRV
SEL_VDD3/5
IGN
2
CP1
3
CP2
4
VBATP
SDN6
PGND
5
NRES
6
VDD6
DIAG_OUT
NCS
7
VDD1_G
PGND
8
Thermal
Pad
SDI
9
VDD1_SENSE
GND
SDO
10
11
12
13
14
15
16
SCLK
VDDIO
VDD3/5
VDD5
RSTEXT
ERROR/WDI
CANWU
VSFB1
VSIN
GND
VTRACK1
VSOUT1
引脚功能
引脚
类型
说明
编号
名称
VBAT_SAFING
VCP
1
2
3
4
5
6
PWR
PWR
PWR
PWR
GND
O
用于监控 (VMON) 和 BG2 功能的电池(电源)输入(必须提供反向保护)应连接至 VBATP
电荷泵输出电压
CP1
电荷泵外部电容器,高电压侧
CP2
电荷泵外部电容器,低电压侧
PGND
接地(电源)
NRES
微控制器 (MCU) 的冷复位输出信号(低电平有效,内部上拉,开漏输出)
用于诊断多路复用器的诊断输出引脚。到 MCU ADC 和数字 IO 的内部模拟 (AMUX) 和数字
(DMUX) 信号连接
7
DIAG_OUT
O
8
NCS
SDI
I
I
SPI 片选(低电平有效,内部上拉)
SPI 串行数据输入(内部下拉)
SPI 串行数据输出
9
10
11
12
SDO
O
I
SCLK
RSTEXT
SPI 时钟(内部下拉)
I
用于通过连接至 GND 的电阻器设置复位扩展时间的配置引脚
使用 MCU ESM(看门狗处于问答模式)时来自 MCU 错误输入信号、触发模式下(未使用
MCU ESM)看门狗的触发器输入。该引脚是边沿触发型引脚。
13
ERROR/WDI
I
Copyright © 2016–2017, Texas Instruments Incorporated
引脚配置和功能
5
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
引脚功能 (continued)
引脚
类型
说明
编号
名称
来自 CAN 收发器、其他收发器或其他源的唤醒输入。使用 CANWU_L 锁存的唤醒请求(内部
下拉)
14
CANWU
I
15
16
17
18
19
23
20
21
22
24
25
26
27
28
29
30
VSFB1
VSIN
I
传感器电源稳压器 (VSOUT1) 的反馈输入基准
传感器电源稳压器 (VSOUT1) 的输入电源电压
VSOUT1 传感器电源稳压器的输出电压
传感器电源稳压器 (VSOUT1) 的跟踪输入基准(内部下拉)
接地(模拟)
PWR
PWR
I
VSOUT1
VTRACK1
GND
GND
GND
PWR
PWR
PWR
I
GND
接地(模拟)
VDD5
VDD5 稳压器输出电压
VDD3/5
VDDIO
VDD1_SENSE
PGND
VDD3/5 稳压器输出电压
I/O 电源输入(连接至 MCU 的引脚和来自 MCU 的引脚)
VDD1 稳压器的基准输入(反馈)和 VDD1 稳压器的 UV/OV 监控的输入
接地(电源)
GND
O
VDD1_G
VDD6
VDD1 稳压器外部 FET 的栅极驱动器
PWR
PWR
PWR
I
VDD6 开关模式稳压器反馈输入和集成式 VDD5 和 VDD3/5 稳压器的电源输入
VDD6 开关模式稳压器的开关节点
SDN6
VBATP
IGN
电池(电源)电压(必须由反向保护),器件的主电源输入
来自点火开关(钥匙)或其他源的唤醒输入(内部下拉)
VDD3/5 稳压器的输入选择电压电平(SEL_VDD3/5 引脚断开:来自 VDD3/5 的稳定电压;
SEL_VDD3/5 引脚连接到 GND:来自 VDD3/5 的 5V 稳定电压)
31
SEL_VDD3/5
I
32
—
ENDRV
O
外设(例如电机驱动器 IC)使能输出信号,保险路径输出(内部上拉,开漏输出)
将热通路放置到大型接地平面并连接至 GND 和 PGND 引脚。
散热焊盘
—
6
引脚配置和功能
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
4 规格
4.1 绝对最大额定值
在自然通风条件下的工作温度范围内(除非另有说明)(1)(2)
POS
最小值
最大值 单位
M1.1
M1.2
受保护的电池电压
电荷泵电压
VBATP、VBAT_SAFING、VSIN
VCP、CP1(3)
–0.3
40
V
VBATP
+ 16 和
52 中的
较小者
–0.3
V
M1.3
电荷泵泵浦电容器电压
电荷泵过驱电压
CP2
VCP(3)-VBATP
–0.3
–0.3
–0.3
–0.3
–0.3
–0.3
–0.3
–0.3
–0.3
–2
40
16
40
40
7
V
V
V
V
V
V
V
V
V
V
V
M1.3a
M1.4
VDD6 开关节点电压
VDD6 输出电压
SDN6
M1.5
VDD6
M1.6
VDD5 输出电压
VDD5
M1.7
VDD3/5 输出电压
VDD1_G 电压
VDD3/5
7
M1.8
VDD1_G
15
7
M1.10
M1.11
M1.12
M1.14
VDD1_SENSE 电压
传感器电压跟踪电压
传感器电源输出和反馈电压
模拟/数字基准输出电压
VDD1_SENSE
VTRACK1
VSOUT1、VSFB1(4)
DIAG_OUT
40
18
7
–0.3
VDDIO、ERROR/WDI、ENDRV、NRES、NCS、SDI,
SDO, SCLK, RSTEXT
M1.15
–0.3
7
V
逻辑 I/O 电压
M1.16
M1.17
M1.18
M1.19
SEL_VDD3/5
IGN
–0.3
–7
40
40
V
V
IGN 唤醒
CAN 唤醒
CANWU
–0.3
40
V
运行虚拟结温 TJ
贮存温度,Tstg
150
150
°C
°C
–65
(1) 超出绝对最大额定值下所列值的应力可能会对器件造成永久损坏。这些仅为在应力额定值下的工作情况,对于额定值下的器件的功能性操
作以及在超出推荐的操作条件下的任何其它操作,在此并未说明。在绝对最大额定值条件下长时间运行会影响器件可靠性。
(2) 除非另有说明,否则所有电压值都以网络接地引脚为基准。
(3) VCP 和 CP1 是输出引脚,不应向这些引脚施加任何外部电压。这些引脚的绝对最大额定值是可能在引脚上显示的值。
(4) VSOUT1 直接连接至 VSFB1(适用于单位增益),或者通过电阻分压器进行连接(跟踪模式增益或非跟踪模式输出电压调节)。如果发
生对电源短路故障,则 VSOUT1 上的电压等于器件的电源电压(VBATP、VBAT_SAFING 和 VSIN,其中 VSIN 连接至 VBATP,因为它
是电源,而不是 VDD6),VSFB1 电压将直接(对于单位增益)或通过电阻分压器(跟踪模式增益或非跟踪模式输出电压调节)遵循
VSOUT1(根据用例)。
4.2 ESD 额定值
POS
值
单位
除 VSOUT1 (17) 和 VSFB1 (15) 以外
的所有引脚
M1.21
±2000
人体放电模型 (HBM),符合 AEC Q100-002(1)
充电器件模型 (CDM),符合 AEC Q100-011
在传感器电源引脚 VSOUT1 (17) 和
VSFB1 (15) 上
M1.20
±4000
V(ESD)
静电放电
V
M1.22
M1.23
转角引脚(1、16、17 和 32)
±750
±500
所有引脚
(1) AEC Q100-002 指示应当按照 ANSI/ESDA/JEDEC JS-001 规范执行 HBM 应力测试。
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
规格
7
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
4.3 建议运行条件
在工作温度范围内并以 GND 和 PGND (GND = PGND) 引脚为基准(除非另有说明)
POS
最小值 最大值
单位
°C
M1.20a
R1.1
运行环境温度 TA
–40
125
(1)(2)
用于初次开通的 VBATP 上的最低输入电源电压(POS 6.2,VBATP_UVon
)
5.8(3)
V
(1)(2)(4)
VBATP 上的输入电源电压
•
为了支持在 VBATP 介于 5.8V 和 7V 之间时运行,器件保持正常工作。某些电源轨可能处于压降或欠压状态,具体
取决于实际输入电源和特定稳压器的配置。
•
•
VDD6 可能处于压降模式(100% 占空比)
R1.2
5.8
34(5)
V
配置为 5V 输出的 VDD3/5 可能处于压降状态。如果输出达到 VDD3/5_UV 阈值,则器件会由于 VDD3/5 欠压事件
转换到复位状态。如果 VDD3/5 配置为 3.3V 输出,则将保持正常工作状态。
•
•
VDD5 可能处于压降状态。如果输出达到 VDD5_UV 阈值,则器件会通过 VDD5_UV 状态位指示欠压事件。
VSOUT1 可能处于压降状态,具体取决于配置。如果输出达到 VSOUT1_UV 阈值,则器件会通过 VSOUT1_UV 状
态位指示欠压事件。
初次开通后 VBATP 上的输入电源电压,可在发生低输入电源电压事件期间正常运行(POS 6.1,VBATP_UVoff):(1)(6)
•
•
•
器件保持正常运行。某些电源轨可能处于压降或欠压状态,具体取决于实际输入电源和特定稳压器的配置。
VDD6 处于压降模式(100% 占空比)。
配置为 5V 输出的 VDD3/5 可能处于压降状态。如果输出达到 VDD3/5_UV 阈值,则器件会由于 VDD3/5 欠压事件
转换到复位状态。如果 VDD3/5 配置为 3.3V 输出,则将保持正常工作状态。
R1.3
4.5
3.3
5.8
V
•
•
VDD5 可能处于压降状态。如果输出达到 VDD5_UV 阈值,则器件会通过 VDD5_UV 状态位指示欠压事件。
VSOUT1 可能处于压降状态(具体取决于配置),如果输出达到 VSOUT1_UV 阈值,则器件会通过 VSOUT1_UV
状态位指示欠压事件。
R1.4
R1.5
VDDIO 电源电压范围
5
V
待机模式下的电流消耗(禁用所有稳压器输出)
IGN = 0V,CANWU = 0V,5.8V ≤ VBAT ≤ 20V(对于 TJ < 85°C)或 5.8V ≤ VBAT ≤ 14V(对于 TJ = 125°C)
75
µA
(1) VBATP 应连接至 VBAT_SAFING。
(2) VBAT_SAFING 具有足够高的电源电压,能够为 VMON 块和 AVDD_VMON_UV 之上的内部电源轨 AVDD_VMON 供电。
(3) 器件可能会在 VBATP 低于 5.8V 时开通,但它在 VBATP 为 5.8V 或更高时会始终开通,而 VBAT_SAFING 具有足够高的电源电压,能够
为 VMON 块和 AVDD_VMON_UV 之上的内部电源轨 AVDD_VMON 供电。
(4) 在 VBAT 缓慢下降情况下以及当 VDD3/5 电源轨配置为 5V 电源轨时,NRES 输出可能会在 VBAT 处于大约 6.3V 时被拉低。这是由
VDD3/5 电源轨上的欠压瞬态导致的。
在 VBAT 缓慢上升情况下以及当 VDD3/5 电源轨配置为 5V 电源轨时,NRES 输出可能会在 VBAT 处于大约 6.6V 时被拉低。这是由
VDD3/5 电源轨上的欠压瞬态导致的。在类似的情况下,可以在 VDD5 和 VSOUT1 电源轨上观察到欠压瞬态(请参阅《VBAT 缓慢上升和
下降时的器件行为》)。
(5) VBATP 和 VBAT_SAFING 的建议最大工作电压列为 34V,略低于 VBATP、VBATP_OVrise 和 VBATP_OVfall 的过压检测阈值。TI 建议在
VBATP 上启用过压检测(默认为启用,MASK_VBATP_OV = 0)。TI 还建议对器件在应用中的热耗散和功率耗散进行评估,并确保设计
具备充分的热管理功能,以便在必要的电源电压电平下运行。
(6) 如果 VBATP 从 5.8V 下降至 VBATP_UVoff 阈值或另一个电压监控器在特定电源轨上检测到欠压并更改器件状态,器件将保持开启。可能
会检测到 VBAT_UVoff 处于 4.5V,但也可能检测到它低至 4.2V。VBAT_SAFING 具有足够高的电源电压,能够为 VMON 块和
AVDD_VMON_UV 之上的内部电源轨 AVDD_VMON 供电。
8
规格
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
4.4 热性能信息
TPS65381A-Q1
热指标(1)
DAP (HTSSOP)
单位
32 引脚
26.3
14.1
6
RθJA
结至环境热阻
°C/W
°C/W
°C/W
°C/W
°C/W
°C/W
RθJC(top)
RθJB
结至外壳(顶部)热阻
结至电路板热阻
ψJT
管结至顶部的特征参数
结至电路板的特征参数
结至外壳(底部)热阻
0.2
ψJB
6.2
RθJC(bot)
0.5
(1) 有关传统和新热指标的更多信息,请参阅应用报告《半导体和 IC 封装热指标》。
3
2.85
1.9
0.95
25
50
75
100
125
150
Ambient Temperature (°C)
(1)
在
存在 功率耗散较高和/或封装热阻较差的应用中,可能必须降低最高环境温度。最高环境温度 (TAmax) 取决于最高运行结温
(TJmax)、应用中器件的最大功率耗散 (PDmax) 以及应用中的部件/封装的结至环境热阻 (RθJA),计算公式如下:TAmax = TJmax –
(RθJA × PDmax)。
(2) 最大功率耗散是 TJmax、RθJA 和 TA 的函数。任何允许环境温度下的最大允许功率耗散为 PD = (TJmax – TA)/RθJA
。
Figure 4-1. 基于高 K JEDEC PCB 的功率耗散降额曲线
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
规格
9
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
4.5 电气特性
在运行环境温度 TA = –40°C 至最高运行结温 TJ = 150°C 范围内,并且 VBATP = VBAT_SAFING 处于建议运行范围内(请参
阅Section 4.3中的 R1.2)(除非另有说明)
POS
参数
测试条件
最小值 典型值 最大值 单位
VDD6 - 具有内部 FET 的降压
AN
AN
CVDD6
LVDD6
输出陶瓷电容器的值(1)
ESR 范围 100mΩ 至 300mΩ(2)
22
22
47
µF
µH
电感器的值
33
6
平均直流值(不包括纹波和负载瞬态),VBAT > 7V,0 < IVDD6
< 1.3A,包括直流线路和负载调节、温度漂移和长期漂移(其中
VBAT = VBATP = VBAT_SAFING)
1.1
VDD6
VDD6 输出电压
5.4
6.6
V
峰峰值,由设计确保
VBATP = VBAT_SAFING = 14V,L = 33µH,C = 22µF
1.1a VDD6ripple
VDD6 纹波电压
200
mV
A
(3)
1.2
1.3
IVDD6
VDD6 输出电流 IVDD5 + IVDD3/5 + IVDD1 + IVSOUT1
1.3
0.6
2.5
IVDD6 = 1.3A
(例如:RDS(on) = 0.46Ω)
Vdropout6
VDD6 输出压降电压 Vdropout6 = (VBATP – SDN6)
V
1.4
1.5
IVDD6_limit
ƒclk_VDD6
SDN6 引脚提供的峰值电流(4)
1.5
A
时钟频率(5)
396
440
484 kHz
100%
210
0 < IVDD6 < 1.3A
当 VBATP < 7V 时,VDD6 会进入压降模式(100% 占空比)
1.6
1.7
DCVDD6
ton/tperiod
7%(6)
175
TprotVDD6
温度保护阈值(7)
°C
VDD5 – 具有内部 FET 的 LDO
AN
2.1
CVDD5
VDD5
输出陶瓷电容器的值
ESR 范围 0mΩ 至 100mΩ
1
5
µF
V
VDD5 输出电压(8)
0 < IVDD5 < 300mA
4.9
5
5
5.1
VDD5 输出电流,包括来自 660Ω(典型值)内部电阻器
的负载
2.2
2.3
2.4
2.5
2.6
IVDD5
300
5.15
5.5
mA
V
VDD5dyn
VDD5max
Vdropout5
PSRRVDD5
VDD5 动态输出电压
5µs 内 20% 至 80% 负载阶跃 (CVDD5 = 5µF)
CVDD5 = 5µF,IVDD5 < 300mA
IVDD5 < 300mA
4.85
10μs 内 5.5V 至 13.5V 的 VBATP 阶跃期间的最大
VDD5 输出电压
V
VDD5 输出压降电压 Vdropout5 = (VDD6 – VDD5)
0.3
V
50 < f < 20kHz,VBATP = 10V,U = 4Vpp,
CVDD5 = 5μF,0 < IVDD5 < 300mA
电源抑制比
> 40
dB
0 < IVDD5 < 300mA,
8V < VBATP < 19V
2.7
LnRegVDD5
线路调节(IVDD5 恒定)
负载调节(VDD6 恒定)
–25
–25
25
mV
mV
0 < IVDD5 < 300mA,
8V < VBATP < 19V
2.8
2.9
LdRegVDD5
TmpCoVDD5
25
温度漂移
标准化为 25°C 值
–0.5%
5
0.5%
2.11 dVDD5/dt
2.13 TprotVDD5
2.14 IVDD5_limit
启动时 VDD5 上的 dV/dt
温度保护阈值(9)
电流限制(10)
介于 VDD5 最终值的 10% 和 90% 之间
50 V/ms
175
350
210
650
°C
mA
(1) 电容是针对工作电压、温度和使用寿命降额后的有效电容。
(2) ESR 是电容器的总有效串联电阻,如有必要,添加串联电阻器。
(3) IVDD6 是来自 VDD6 稳压器上 VDD5、VDD3/5、VDD1 和 VSOUT1 的负载电流;对于无法以较宽的容差和纹波运行的应用或外设, 不建
议 直接加载 VDD6,因为 VDD6 是前置稳压器。不过,只要 VDD6 上的总负载电流 IVDD6 不超过 VDD6 负载电流的规格,就可以直接连
接 LDO 或直流/直流转换器。
(4) VDD6 电流限制基于流经 SDN6 开关的峰值电流,它不会直接对应于平均电流限制。
(5) SND6 上的实际开关取决于 VDD6 上的输出电压在 Fclk_VDD6 时钟处于上升沿时是高于还是低于迟滞 PWM 比较器阈值。如果在发生
Fclk_VDD6 时钟上升沿时不需要开关,SDN6 不会打开。SDN6 关闭由迟滞 PWM 比较器阈值决定,当实际 VDD6 电压高于阈值时,SDN6
将关闭。
(6) 当 VDD6 控制环路在 fclk_VDD6 时钟周期的上升沿打开 SDN6 开关时,SDN6 将以 7% 的最小占空比保持开启。不过,如果控制环路跳
过某个时钟周期,那么对于该 fclk_VDD6 时钟周期,占空比将为 0%。
(7) VDD6 保护,与 VDD3/5 过热保护共享。
(8) VDD5 输出调节包含线路和负载调节、温度漂移。
(9) VDD5 保护。如果检测到过热,将仅关闭 VDD5。
(10) IVDD5_limit 电流限制具有迅速反向行为。在发生短路情况期间,将发生高于最大值的瞬态电流,直到电流限制迅速反向到指定的范围。
10
规格
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
电气特性 (continued)
在运行环境温度 TA = –40°C 至最高运行结温 TJ = 150°C 范围内,并且 VBATP = VBAT_SAFING 处于建议运行范围内(请参
阅Section 4.3中的 R1.2)(除非另有说明)
POS
参数
测试条件
最小值 典型值 最大值 单位
VDD3/5 – 具有内部 FET 的 LDO
AN
CVDD3/5
输出陶瓷电容器的值
ESR 范围 0mΩ 至 100mΩ
1
3.234
4.9
5
3.366
5.1
µF
V
3.1a
3.1b
3.3V 设置
5V 设置
3.3
5
VDD3/5 输出电压,SEL_VDD3/5 引脚:开路 = 3.3V 设
置,接地 = 5V 设置
VDD3/5
0 < IVDD3/5 < 300mA
VDD3/5 输出电流,包括来自 440Ω(典型值)(对于
3.3V 设置)或 660Ω(典型值)(对于 5V 设置)内部
电阻器的负载(11)
3.2
IVDD3/5
300
mA
3.3a
3.3b
3.3V 设置
5V 设置
3.15
4.85
3.3
5
3.43
5.15
3.6
5µs 内 20% 至 80% 阶跃
CVDD3/5 = 5µF
VDD3/5dyn
VDD3/5max
VDD3/5 动态输出电压
V
V
3.3V 设置
5V 设置
10μs 内 5.5V 至 13.5V 的 VBATP 阶跃期间的最大
VDD3/5 输出电压
3.4
CVDD3/5 = 5µF,IVDD3/5 < 300mA
5.5
3.5
3.6
Vdropout3/5
PSRRVDD3/5
VDD3/5 输出压降电压 Vdropout3/5 = (VDD6–VDD3/5) IVDD3/5 < 300mA
0.3
V
50 < f < 20kHz,VBATP = 10V,U = 4Vpp
电源抑制比
> 40
dB
CVDD3/5 = 5μF,0 < IVDD3/5 < 300mA
0 < IVDD3/5 < 300mA,
8V < VBATP < 19V
3.7
LnRegVDD3/5
线路调节(IVDD3 恒定)
–25
–25
25
25
mV
mV
0 < IVDD3/5 < 300mA,
8V < VBATP < 19V
3.8
3.9
LdRegVDD3/5
TmpCoVDD3/5
负载调节(VDD6 恒定)
温度漂移
标准化为 25°C 值
–0.5%
3
0.5%
30
3.3V 设置
5V 设置
介于 VDD3/5 最终值的 10% 和 90%
之间
3.11 dVDD35/dt
启动时 VDD3/5 上的 dV/dt
V/ms
5
50
3.13 TprotVDD3/5
3.14 IVDD3/5_limit
3.15 Ipu_SEL_VDD3/5
温度保护阈值(12)
175
350
210
650
20
°C
mA
µA
电流限制(13)
SEL_VDD3/5 引脚上的上拉电流
VDD1 – 具有外部 FET 的 LDO
AN
AN
AN
AN
AN
4.1
4.2
Vgs(th)
Ciss
栅极阈值电压,外部 FET
栅极电容,外部 FET
栅极电荷,外部 FET
正向跨导,外部 FET
输出陶瓷电容器的值
ID = 1mA
0.3
3
3200
70
V
pF
nC
S
VGS = 0V
Qgate
gfs
VGS = 0V 至 10V
ID = 50mA
0.4
5
CVDD1
ESR 范围 0mΩ 至 100mΩ
40
3.3
µF
V
VDD1
VDD1SENSE
VDD1 输出电压,取决于外部电阻分压器
VDD1 基准电压(14)
0.8
10mA < IVDD1 < 600mA
0.792
–6.6
10
0.8
0.808
–10
600
15
V
4.2a VDD1SENSE_BIAS
VDD1SENSE 的偏置电流
VDD1 输出电流
µA
mA
V
4.3
4.4
4.5
4.6
4.7
IVDD1
使用外部电阻分压器实现的最小电流
以 GND 为基准
VDD1G
VDD1G_off
I_VDD1G
VDD1dyn
VDD1_G 输出电压
关闭条件下的 VDD1_G 电压
VDD1_G 直流负载电流
VDD1 动态输出电压
流入 VDD1_G 引脚的电流为 20µA
0.3
V
200
µA
1μs 内 10% 至 90% 阶跃 (CVDD1 = 40μF)(15)
VDD1 = 0.8V 输出
± 4%
0.898
1.287
3.435
10μs 内 5.5V 至 13.5V 的 VBATP 阶跃期间的最大
VDD1 输出电压
4.8
VDD1max
CVDD1 > 6µF,IVDD1< 600mA
VDD1 = 1.23V 输出
VDD1 = 3.3V 输出
V
50 < f < 20kHz,VBATP = 10V,U = 4Vpp,
CVDD1 = 10μF,10mA < IVDD1 < 600mA
4.9
PSRRVDD1
电源抑制比
> 40
dB
4.10 LnRegVDD1
4.11 LdRegVDD1
4.12 TmpCoVDD1
4.14 dVDD1/dt
VDD1_SENSE 上的线路调节(IVDD1 恒定)
VDD1_SENSE 上的负载调节(VDD6 恒定)
温度漂移
10mA < IVDD1< 600mA,8V < VBATP < 19V
10mA < IVDD1 < 600mA,8V < VBATP < 19V
标准化为 25°C 值
–7
–7
7
7
mV
mV
–0.5%
0.8
0.5%
8
启动时 VDD1_SENSE 上的 dV/dt
介于 VDD1 最终值的 10% 和 90% 之间
V/ms
VSOUT1 – 具有受保护的内部 FET 的 LDO
AN
5.1
CVSOUT1
输出陶瓷电容器的值
ESR 范围 0mΩ 至 100mΩ
0.5
3.3
10
µF
V
VSOUT1 输出电压,取决于外部电阻分压器以及跟踪或
非跟踪模式
VSOUT1
9.5
(11) 在器件开通期间 NRES 变为高电平之前,在 VDD3/5 稳压器上施加的电流应低于 IVDD3/5 最大负载的 50%。
(12) VDD3/5 保护,被视为全局过热(针对所有稳压器关断)。
(13) IVDD3/5_limit 电流限制具有迅速反向行为。在发生短路情况期间,将发生高于最大值的瞬态电流,直到电流限制迅速反向到指定的范围。
(14) VDD1 调节,包含线路和负载调节、温度漂移和长期漂移。不包含用于设置 VDD1 输出电压的电阻分压器的容差。
(15) VDD1dyn 将依赖于外部 FET 选择。
Copyright © 2016–2017, Texas Instruments Incorporated
规格
11
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
电气特性 (continued)
在运行环境温度 TA = –40°C 至最高运行结温 TJ = 150°C 范围内,并且 VBATP = VBAT_SAFING 处于建议运行范围内(请参
阅Section 4.3中的 R1.2)(除非另有说明)
POS
参数
测试条件
最小值 典型值 最大值 单位
对于跟踪模式:
5.2
MVVSOUT1
VSFB1
0 < IVSOUT1 < 100mA
–35
35
mV
V
匹配输出错误 MVVSOUT1 = (VTRACK1 – VSFB1)(16)
对于非跟踪模式:VSOUT1 基准电压(17)
5.3
10mA < IVSOUT1 < 100mA
2.45
2.5
1.2
2.55
用于选择跟踪/非跟踪模式的阈值(对于跟踪模
式,VTRACK1 > VTRACK1th_max V;对于非跟踪模
式,VTRACK1 < VTRACK1th_min V)
5.3a VTRACK1th
5.3b VTRACK1pd
1.1
1.3
V
VTRACK1 引脚上的内部下拉电阻
100
kΩ
mA
V
5.4
5.5
IVSOUT1
VdrS1
VSOUT1 输出电流,包括消耗最小电流的内部电阻器(18)
100
VSOUT1 压降电压 VdrS1 = (VSIN-VSOUT1)
0 < IVSOUT1 < 100mA
0.75
VTRACK1 = GND,VSOUT1 = 4.5V,
50 < f < 20kHz,VSIN = 10V,U = 4Vpp
CVSOUT1 = 1μF,0 < IVSOUT1 < 100mA
5.6
PSRRVSOUT1
电源抑制比
> 40
dB
5.7
5.8
5.9
LnRegVSOUT1
LdRegVSOUT1
TmpCoVSOUT1
线路调节(IVSOUT1 恒定)
负载调节(VSIN 恒定)
温度漂移
0 < IVSOUT1 < 100mA,8V < VSIN < 19V
0 < IVSOUT1 < 100mA,8V < VSIN < 19V
标准化为 25°C 值
–25
–35
25
35
mV
mV
–0.5%
–2
0.5%
18
5.11 VSOUT1SH
5.12 –IVSIN
输出短路电压范围
输出反向电流
VSOUT1(VSFB1 配置为稳压)(19)
V
VSOUT1 = 14V 并且 VBATP = 0V,稳压器关闭
20
mA
°C
5.13 TprotVSOUT1
5.14 IVSOUT1_limit
电压监控
温度保护阈值(20)
电流限制
175
120
210
500
mA
由 VBAT_UV 比较器指示的 VBATP 和 VBAT_SAFING
6.1
6.2
VBATP_UVoff
VBATP_UVon
VBATP = VBAT_SAFING
VBATP = VBAT_SAFING
4.2
5.4
4.5
5.8
V
V
电平(21)
由 VBAT_UV 比较器指示的 VBATP 和 VBAT_SAFING
电平(21)
6.3
VBATP_UVhys
VBATP_OVrise
VBATP_OVfall
欠压迟滞
VBATP = VBAT_SAFING
VBATP = VBAT_SAFING
VBATP = VBAT_SAFING
VBATP = VBAT_SAFING
VBATP = VBAT_SAFING
VBATP = VBAT_SAFING
VBATP = VBAT_SAFING
VBATP = VBAT_SAFING
VBATP = VBAT_SAFING
1.1
34.7
34.4
4.5
1.4
36.7
36.3
4.85
V
V
6.4
用于设置 VBAT_OV 标志的 VBATP 电平(22)
用于清除 VBAT_OV 标志的 VBATP 电平(23)
VDD5 欠压电平
6.5
V
6.8
V
VDD5_UV
6.8a
6.9
迟滞
140
140
mV
mV
V
VDD5_UVhead
VDD5_OV
VDD5 欠压余量 (VDD5act – VDD5_UVact)
VDD5 过压电平
200
5.2
6.10
6.10a
5.45
迟滞
mV
mV
6.11 VDD5_OVhead
VDD5 过压余量 (VDD5_OVact – VDD5act)
200
3
3.3V 设置
VBATP = VBAT_SAFING
5V 设置
3.17
4.85
6.12
VDD3/5 欠压电平
V
4.5
VDD3/5_UV
6.12a
3.3V 设置
VBATP = VBAT_SAFING
5V 设置
100
140
迟滞
mV
mV
V
3.3V 设置
VBATP = VBAT_SAFING
5V 设置
155
200
3.43
5.2
VDD3/5 欠压余量
(VDD3/5act – VDD3/5_UVact)
6.13 VDD3/5_UVhead
3.3V 设置
VBATP = VBAT_SAFING
5V 设置
3.6
5.5
VDD5_3 过压电平
6.14
VDD3/5_OV
3.3V 设置
VBATP = VBAT_SAFING
5V 设置
100
140
迟滞
mV
mV
6.14a
3.3V 设置
VBATP = VBAT_SAFING
5V 设置
170
200
VDD3/5 欠压余量
(VDD3/5_OVact – VDD3/5act)
6.15 VDD3/5_UVhead
(16) 以 VTRACK1 输入为基准(包括长期漂移和温度漂移)。
(17) VSOUT1,包含线路和负载调节、温度漂移和长期漂移。
(18) VSOUT1 针对内部 FET 的最大功率耗散不得超过 0.6W,以避免过热。对于高于 5V 的输出电压以及使用 VBATP 为 VSIN(而不是
VDD6)供电时,必须进行特殊考虑。
(19) VSOUT1 直接连接至 VSFB1(适用于单位增益),或者通过电阻分压器进行连接(跟踪模式增益或非跟踪模式输出电压调节)。如果发
生对电源短路故障,则 VSOUT1 上的电压等于器件的电源电压(VBATP、VBAT_SAFING 和 VSIN,其中 VSIN 连接至 VBATP,因为它
是电源,而不是 VDD6),VSFB1 电压将直接(对于单位增益)或通过电阻分压器(跟踪模式增益或非跟踪模式输出电压调节)遵循
VSOUT1(根据用例)。
(20) VSOUT1 传感器电源保护。仅 VSOUT1 关闭。
(21) VBATP_UVoff 和 VBATP_UVon 是 VBATP 的阈值电平,其中 UV 将由 VMON_STAT_1 寄存器中的 VBAT_UV 位进行指示。将允许器件
开通的 VBATP 电平由 R1.1 表示。
(22) 使器件进入复位状态并在 SPI 中设置标志
(23) 清除 SPI 中的标志
12
规格
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
电气特性 (continued)
在运行环境温度 TA = –40°C 至最高运行结温 TJ = 150°C 范围内,并且 VBATP = VBAT_SAFING 处于建议运行范围内(请参
阅Section 4.3中的 R1.2)(除非另有说明)
POS
参数
测试条件
最小值 典型值 最大值 单位
VBATP = VBAT_SAFING。在 VDD1_SENSE 引脚上感应。相
对阈值以标称 800mV VDD1SENSE (Pos 4.2) 为基准
6.16
VDD1 欠压电平
752
784
mV
mV
mV
mV
VDD1_UV
VDD1_OV
VBATP = VBAT_SAFING。在 VDD1_SENSE 引脚上感应。相
对阈值以标称 800mV VDD1SENSE (Pos 4.2) 为基准
6.16a
6.17
迟滞
10
9
VBATP = VBAT_SAFING。在 VDD1_SENSE 引脚上感应。相
对阈值以标称 800mV VDD1SENSE (Pos 4.2) 为基准
VDD1 过压电平
迟滞
816
848
VBATP = VBAT_SAFING。在 VDD1_SENSE 引脚上感应。相
对阈值以标称 800mV VDD1SENSE (Pos 4.2) 为基准
6.17a
在 VSFB1 引脚上感应。相对阈值(比率):
•
•
•
对于非跟踪模式,以标称 2.5V VSFB1 (Pos 5.3) 为基准
对于跟踪模式,以施加到 VTRACK1 引脚上的电压为基准
VSOUT
1
6.19 VSOUT1_UV
6.20 VSOUT1_OV
VSOUT1 欠压电平
0.88
1.06
0.94
1.12
在跟踪模式下,VSOUT1_UV 比较器输出对于 VTRACK1
直流条件有效
在 VSFB1 引脚上感应。相对阈值(比率):
•
•
•
对于非跟踪模式,以标称 2.5V VSFB1 (Pos 5.3) 为基准
对于跟踪模式,以施加到 VTRACK1 引脚上的电压为基准
VSOUT
1
VSOUT1 过压电平
在跟踪模式下,VSOUT1_OV 比较器输出对于 VTRACK1
直流条件有效
6.22
VDD6 欠压电平(24)
迟滞
5.2
7.8
5.4
8.2
V
VDD6_UV
6.22a
115
115
mV
V
6.23
VDD6 过压电平(24)
迟滞
VDD6_OV
6.23a
mV
IGNITION 和 CAN WAKE-UP
7.1
IGN_WUP
CAN_WUP
WUP_hyst
I_IGN
IGN 唤醒阈值(25)
CAN 唤醒阈值(25)
唤醒迟滞
VBATP = VBAT_SAFING =12V
2
2
3
3
V
7.2
VBATP = VBAT_SAFING =12V
V
7.3
VBATP = VBAT_SAFING =12V
50
200
50
mV
µA
mA
µA
mA
7.4
IGN 引脚正向泄漏电流
IGN 反向电流
IGN 引脚处于 36V,VBATP = VBAT_SAFING = 12V
IGN 处于 –7V,VBATP = VBAT_SAFING =12V
CANWU 引脚处于 36V,VBATP = VBAT_SAFING = 12V
CANWU 处于 –0.3 V,VBATP = VBAT_SAFING =12V
7.5
I_IGN_rev
I_CANWU
I_CAN_rev
–1
7.7
CANWU 引脚正向泄漏电流
CANWU 反向电流
50
7.8
电荷泵
AN
Cpump
Cstore
泵浦电容器(位于 CP1 和 CP2 之间)
储能电容器(位于 VCP 和 VBATP 之间)
10
nF
nF
AN
100
VBATP +
4
VBATP
+ 15
8.1
VCPon
处于开启状态的 VCP 输出电压
VBATP > 5.8V
V
8.2
8.3
ICP
fCP
外部负载
来自电池反向保护的 RGS 的负载
100
µA
电荷泵开关频率
225
3
250
275 kHz
复位和使能输出
9.1
9.2
VNRES_ENDRV_L
NRES/ENDRV 低输出电平
具有外部 2mA 开漏电流
0.2
6
V
kΩ
Ω
RNRES_ENDRV_PULLUP NRES/ENDRV 内部上拉电阻
9.2a RDS(on)_ENDRV_NRES RDS(on) NRES/ENDRV 下拉晶体管
40
外部复位扩展电阻器的值,如果连接开路,器件将保持
复位状态(26)
9.3
9.5
RRSTEXT
0
22
kΩ
VENDRV_NRES_TH
ENDRV 和 NRES 输入反馈逻辑 1 阈值
读回多路复用至 DIAG_OUT 引脚
350
400
450
mV
数字输入/输出
NCS、SDI、SCLK、ERROR/WDI 和 SEL_VDD3/5 的
数字输入(高电平)
10.1 VDIGIN_HIGH
2
V
NCS、SDI、SCLK、ERROR/WDI 和 SEL_VDD3/5 的
数字输入(低电平)
10.2 VDIGIN_LOW
10.3 VDIGIN_HYST
10.4 RDIAGOUT_AMUX
0.8
15
V
V
NCS、SCI、SCLK 和 ERROR/WDI 的数字输入迟滞(27)
0.1
在 AMUX 上选择了 BG1,流入或流出 DIAG_OUT 引脚的电流
< 200nA
AMUX 模式下 DIAG_OUT 引脚上的输出电阻
kΩ
VDDIO –
0.2
10.5 VDIGOUT_HIGH
数字输出(高电平)(28)
IOUT = –2mA(流出引脚)
V
(24) 仅限 SPI 寄存器中的信息
(25) 对于器件唤醒,VBATP 和 VBAT_SAFING 必须是运行范围内、建议运行条件 R1.1 和 R1.3a 下以及允许器件启动的 IGN 或 CANWU 上
的电平,尤其是在 VBATP 和 VBAT_SAFING 变化的情况下。
(26) 接地的 RSTEXT 的建议最大电阻是 120kΩ。
(27) 在器件开通迟滞时对 SEL_VDD3/5 进行采样和锁存,VDIGIN_HYST 不适用。
(28) 针对处于 DMUX 模式的引脚 SDO 和 DIAG_OUT。
Copyright © 2016–2017, Texas Instruments Incorporated
规格
13
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
电气特性 (continued)
在运行环境温度 TA = –40°C 至最高运行结温 TJ = 150°C 范围内,并且 VBATP = VBAT_SAFING 处于建议运行范围内(请参
阅Section 4.3中的 R1.2)(除非另有说明)
POS
参数
测试条件
最小值 典型值 最大值 单位
10.6 VDIGOUT_LOW
串行外设接口
13.12 RPULL_UP
13.13 RPULL_DOWN
数字输出(低电平)(28)
IOUT = 2mA(流入引脚)
0.2
V
NCS 输入引脚上的内部上拉电阻器
40
40
70
70
100
100
kΩ
kΩ
SDI 和 SCLK 输入引脚上的内部下拉电阻器
4.6 时序要求
在运行环境温度 TA = –40°C 至最高运行结温 TJ = 150°C 范围内,并且 VBATP = VBAT_SAFING 处于建议运行范围内(请参
阅Section 4.3中的 R1.2)(除非另有说明)
POS
最小值
标称值
最大值
单位
VDD5 – 具有内部 FET 的 LDO
从 CANWU 引脚上的上升沿到 VDD5 达到最终
值(2% 以内)的最大延迟
2.12
tdelayVDD5
VDD5 电压稳定延迟
5
ms
VDD3/5 – 具有内部 FET 的 LDO
3.12 tVDD3/5
VDD1 – 具有外部 FET 的 LDO
VDD3/5 电压稳定延迟
VDD1 电压稳定延迟
CANWU 唤醒后使 VDD3/5 输出稳定的最大延迟
CANWU 唤醒后使 VDD1 输出稳定的最大延迟
5
5
ms
ms
4.15
tdelayVDD1
电压监控
6.7
VBATP_deglitch
VBATP 欠压和过压监控抗尖峰脉冲时间
VDDx 欠压和过压监控抗尖峰脉冲时间
VSOUT1 欠压和过压监控抗尖峰脉冲时间
180
10
240(1)
260
40
µs
µs
µs
6.18
VDDx_deglitch
VSOUT1_deglitch
6.21
10
40
IGNITION 和 CAN WAKE-UP(IGN 和 CANWU)
7.6
7.9
IGN_deg
IGN 抗尖峰脉冲滤波器时间
7.5
22
ms
µs
CANWU_deg
CANWU 抗尖峰脉冲滤波器时间
100
350
复位和使能输出
9.4
tRSTEXT(22kΩ)
tRSTEXT(0kΩ)
复位扩展延迟
复位扩展延迟
22kΩ
0kΩ
4.05
0.98
4.5
1.4
4.95
1.89
ms
ms
9.4a
内部系统锁定
11.1
ƒSysclk
系统时钟频率(2)
3.8
4
4.2
32
MHz
µs
窗口看门狗
ERROR/WDI 引脚上看门狗触发输入信号的抗尖峰脉冲时
间
12.2
tWD_pulse
14.25
30
串行外设接口时序(3)
VDDIO = 3.3V
VDDIO = 5V
VDDIO = 3.3V
VDDIO = 5V
5(4)
6
13.1
13.2
ƒSPI
SPI 时钟 (SCLK) 频率
SPI 时钟周期
MHz
ns
200
167
85.7
45
tSPI
13.3
13.4
13.5
thigh
tlow
高电平时间:SCLK 逻辑高电平的持续时间
低电平时间:SCLK 逻辑低电平的持续时间
建立时间:NCS 下降沿和 SCLK 上升沿之间的时间
ns
ns
ns
tsucs
45
SDI 上的建立时间:在 SCLK 的下降沿之前 SDI 的建立时
间
请参阅Figure 4-2
13.7
13.9
13.10
tsusi
thcs
thlcs
15
45
ns
ns
ns
保持时间:SCLK 下降沿和 NCS 上升沿之间的时间
SPI 传输非活动时间(两次传输之间的时间),在此期间
NCS 必须保持高电平
788
(1) 对于 VBAT-UV 抗尖峰脉冲为 240µs,对于 VBAT-OV 抗尖峰脉冲为 260µs
(2) 系统时钟还用于导出用于看门狗计时器的时钟,因此系统时钟容差还会影响看门狗计时器容差。
(3) CSDO 上的电容 = 100pF
(4) 最大 SPI 时钟容差为 ±10%
14
规格
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
4.7 开关特性
在运行环境温度 TA = –40°C 至最高运行结温 TJ = 150°C 范围内,并且 VBATP = VBAT_SAFING 处于建议运行范围内(请参
阅Section 4.3中的 R1.2)(除非另有说明)
POS
参数
测试条件
最小
值
典型
值
最大
值
单位
串行外设接口时序(1)
延迟时间:从 NCS 的下降沿到 SDO 从三态转换至 0 的延时时
间
13.6
13.8
td1
td2
53.3
ns
请参阅 Figure 4-2
延迟时间:SCLK 的上升沿至 SDO 上的数据有效的延时时间
三态延迟时间:NCS 的上升沿和 SDO 处于三态之间的时间
0
85.7
53.3
ns
ns
13.11 ttri
(1) CSDO 上的电容 = 100pF
NCS
thcs
thlcs
tsucs
SCLK
tsucs
thigh
tlow
SDI
tsusi
tsusi
SDO
td1
td1
td2
td2
ttri
Figure 4-2. SPI 时序参数
3.5
3
VDD-VOH (VDDIO 3.3 V)
VOL (VDDIO 3.3 V)
VDD-VOH (VDDIO 5 V)
VOL (VDDIO 5 V)
2.5
2
1.5
1
0.5
0
0
5
10
15
20
25
30
35
40
IOH / IOL (mA)
C001
Figure 4-3. SPI SDO 缓冲器拉电流和灌电流
Copyright © 2016–2017, Texas Instruments Incorporated
规格
15
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
4.8 典型特性
100
90
80
70
60
50
40
30
20
10
0
VBAT = 7 V
VBAT = 13.8 V
VBAT = 28 V
0
0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9
Load Current (A)
1
1.1 1.2 1.3 1.4
D001
Figure 4-4. VDD6 降压器效率
16
规格
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5 详细 说明
5.1 概述
该器件集成了一个具有内部 FET 的异步降压开关模式电源转换器,该 FET 将输入电池电压转换成 6V 前置
稳压器输出,从而为集成稳压器供电。
例如,一个具有内部 FET 的固定 5V 线性稳压器被用作一个 CAN 电源。第二个同样具有内部 FET 的线性
稳压器将 6V 电压调节为可选的 5V 或 3.3V MCU I/O 电压。具有外部 FET 和电阻分压器的线性稳压器控制
器将 6V 电压调节成可外部调节的内核电压(介于 0.8V 和 3.3V 之间)。具有两种不同运行模式(跟踪模式
和非跟踪模式)且具有可调电压(介于 3.3V 和 9.5V 之间)的线性稳压器可以用作外部传感器的电源。
该器件监控所有稳压器输出、电池电压和内部电源轨上的欠压和过压情况。第二个带隙基准用于欠压和过压
监控,独立于用于稳压电路的主带隙基准。此外,还实现了稳压器电流限制和温度保护。
该器件支持通过 IGNITION 或 CAN 收发器唤醒。
5.2 功能框图
VDD6
6 V
VDD5
5 V, 300 mA
VDD3/5
3.3 or 5 V, 300 mA
VDD1
0.8 to 3.3 V, 600 mA
Schottky
KL30 (Battery)
VBATP
VDD6
GND or
NoConnect
Schottky
GND
LDO
Internal
FET
LDO
Internal
FET
Buck
Internal
FET
LDO
Controller
Charge
Pump
VBAT_SAFING
VBATP
Bias and
Internal
Supply
Bandgap
Reference 1
Voltage
Monitoring
Bandgap
Reference 2
VSIN
VBATP or
VDD6
RSTEXT
RES Ext
Sensor LDO
Protected
Int. B2B FET
3.3 to 9.5 V,
100 mA
VSOUT1
TJ
Oscillator
Monitor
EEPROM
CRC
Digital State
Machine
Oscillator 1
Overtemperature
shutdown
VSFB1
VTRACK1
VDD5, VDD3/
5 or GND
Diagnostics
MCU ERROR
Monitor (ESM) or
Window Watchdog
Reset and
Enable
Q&A
Watchdog
SPI Interface
WakeUp
DIAG_OUT
Bandgap 1
Bandgap 2
Power Supply
Diagnostics
Monitoring and
Protection
VDD5 or
VDD3/5
Reference/Bias
Copyright © 2017, Texas Instruments Incorporated
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
17
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.3 功能 说明
5.3.1 VDD6 降压开关模式电源
VDD6 降压开关模式电源的用途是降低作为前置稳压器的器件内的功率耗散。VDD6 电源将电池电压(主电
源电压)范围调节至 6V。VDD6 输出用作 VDD5、VDD3/5、VDD1 的输入电压,还可以用于 VSOUT1 稳
压器,具体取决于所需的 VSOUT1 输出电压。VDD6 电源用作前置稳压器,因此 VDD6 的输出精度低于其
他集成稳压器。VDD6 电流容量设置为在 VDD5、VDD3/5、VDD1 和 VSOUT1 稳压器各自的最大输出电流
下为其供电。应执行功率耗散和热分析,以确保 PCB 设计和热管理能够支持应用中需要的功率耗散。
该开关模式电源以固定频率自适应导通时间控制 PWM 运行。控制环路基于迟滞比较器。如果 VDD6 引脚上
的感应电压低于迟滞比较器阈值,则该内部 N 通道 MOSFET 会在每个周期开始时打开。当 MOSFET 打开
时,它会以最小 7% 的占空比(fclk_VDD6 的 7%)导通。当迟滞比较器检测到 VDD6 引脚上的电压高于阈值
时,MOSFET 会关闭。如果在发生时钟边沿事件时输出电压保持高于迟滞比较器,则 VDD6 稳压器可能会
跳过一些脉冲。当 MOSFET 关闭时,外部肖特基二极管会在开关周期的其余部分对电感器中存储的能量进
行再循环。对于 VBATP 引脚上低于大约 7V 的电源电压,VDD6 稳压器会进入压降模式(100% 占空
比)。
电流限制电路为内部 MOSFET 提供了过大功率耗散保护。VDD6 稳压器还与 VDD3/5 稳压器共享过热保护
电路。当该电路检测到过热情况时,器件会转换至待机模式(所有稳压器都关闭)。
由于 VDD6 稳压器的控制环路基于迟滞比较器,因此必须考虑输出上的有效电容以及输出电容的等效串联电
阻 (ESR)。在运行电压(6V,直流偏置降额)下,输出电容器上的有效电容、容差、温度范围和使用寿命必
须符合 VDD6 (CVDD6) 的有效电容范围。电容器供应商应提供计算有效电容所需的降额数据。迟滞比较器还
需要指定的 ESR,以确保运行正常。通常,低 ESR 陶瓷电容器用作输出电容,因此需要使用外部电阻器将
总 ESR 调节至 CVDD6 的指定 ESR 范围。实现正常运行的一般准则是 RESR = L/(15 × CEffective)。使用较高的
有效输出电容可实现较低的 ESR,这进而可以实现较低的电压纹波。此外,电感会影响系统:使用较低的电
感值可实现较低的 ESR,不过,电感峰值电流将较高。
5.3.2 VDD5 线性稳压器
VDD5 引脚在整个温度和电池电源电压范围内可实现 5V ±2% 输出的稳压电源。需要使用低 ESR 陶瓷电容
器以实现环路稳定。该电容器必须放置在靠近器件引脚的位置。电流限制对该输出进行接地短路保护。该输
出还会在开通期间以及线路或负载瞬态期间限制输出电压过冲。
在进行初始 IGN 或 CANWU 循环通电后,该稳压器上的软启动电路会立即启动,所需时间通常为 1ms 至
2ms。该输出可能需要较大的输出电容器,以确保在负载瞬态期间输出不会降至低于所需的稳压规格。
结过热保护为内部 MOSFET 提供了过大功率耗散保护。如果 VDD5 引脚上发生过热情况,则通过清除
SENS_CTRL 寄存器中的 D4 位仅使 VDD5 稳压器关闭。要重新启用 VDD5 引脚,必须再次设置
SENS_CTRL 寄存器中的 D4 位。
18
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.3.3 VDD3/5 线性稳压器
VDD3/5 引脚是 3.3V 或 5V ±2% 过热和电池电源电压范围内的稳压电源。输出电压电平通过 SEL_VDD3/5
引脚进行选择(引脚开路将选择 3.3V,引脚接地将选择 5V)。在首次初始 IGN 或 CANWU 循环通电时直
接对该选择引脚的状态进行采样和锁存。锁存之后,在首次初始 IGN 或 CANWU 循环通电之后该选择引脚
状态的任何变化都不会更改初始选择的 VDD3/5 变压器状态。
需要使用低 ESR 陶瓷电容器以实现环路稳定。该电容器必须放置在靠近器件引脚的位置。电流限制对该输
出进行接地短路保护。该输出还会在开通期间或者线路或负载瞬态期间限制输出电压过冲。
在进行初始 IGN 或 CANWU 循环通电后,该稳压器上的软启动电路会立即启动,所需时间通常为 1ms 至
2ms。该输出可能需要较大的输出电容器,以确保在负载瞬态期间输出不会降至低于所需的调节规格。
电流限制电路和结过热保护为内部 MOSFET 提供了过大功率耗散保护。如果在 VDD3/5 引脚上发生过热情
况,TPS65381A-Q1 器件会进入待机模式(所有稳压器都关闭)。
5.3.4 VDD1 线性稳压器
VDD1 引脚是可调稳压电源(0.8V 至 3.3V)。该稳压器使用 ±2% 基准 (VDD1SENSE)。外部反馈电阻分压器
电阻器的容差会影响总体 VDD1 调节容差。为了降低片上功耗,使用了外部功率 NMOS。此外集成了环路
控制器和栅极驱动器。TI 建议在外部功率 NMOS 的栅极和源极之间应用值介于 100kΩ 和 1MΩ 之间的电阻
器。这样在开通期间或者线路或负载瞬态期间,VDD1 栅极输出受到限制,以防止栅极/源极过压应力。
在进行初始 IGN 或 CANWU 循环通电后,该稳压器上的软启动电路会立即启动,所需时间通常为 1ms 至
2ms。该软启动用于防止在启动时出现任何电压过冲。VDD1 输出可能需要较大的输出电容器,以确保在负
载瞬态期间输出不会降至低于所需的调节规格。
VDD1 LDO 未配备用于外部 NMOS FET 的电流限制和过热保护功能。因此,建议通过 VDD6 引脚为 VDD1
引脚供电(请参阅Section 5.2)。这样,VDD6 引脚电流限制就用作 VDD1 引脚的电流限制,功率耗散也会
受到限制。为了避免损坏外部 NMOS FET,建议所选 VDD1 引脚的电流额定值远高于最大指定 VDD6 电流
限制。
如果未使用 VDD1 稳压器,则将 VDD1_G 和 VDD1_SENSE 引脚保持开路。VDD1_SENSE 引脚上的内部
上拉器件可检测到连接开路并将 VDD1_SENSE 引脚上拉。这会强制调节环路降低 VDD1_G 输出。该机制
还会屏蔽 VMON_STAT_2 寄存器中的 VDD1_OV 标志,因此还会屏蔽 VDD1 过压 (OV) 条件下的 ENDRV
引脚操作。这些操作与将 DEV_CFG1 寄存器中的 NMASK_VDD1_UV_OV 位清零等效。VDD1_SENSE 引
脚上的该内部上拉器件还会在与 VDD1_SENSE 的连接开路时防止 MCU 内核电源上产生实际 VDD1 过压。
因此,在这种情况下,VDD1 输出电压为 0V。
默认情况下,禁用 VDD1 监控。如果在应用中使用了 VDD1 引脚,那么 TI 建议在器件处于诊断状态时将
DEV_CFG1 寄存器中的 NMASK_VDD1_UV_OV 位设置为 1。利用该设置,可以在检测到 VDD1 欠压事件
时驱动并延长外部 MCU 复位。
5.3.5 VSOUT1 线性稳压器
VSOUT1 稳压器是具有以下两种不同模式的稳压电源:跟踪模式和非跟踪模式。模式选择通过 VTRACK1
引脚实现。当 VTRACK1 引脚上施加的电压高于 1.2V 时,VSOUT1 引脚处于跟踪模式。当 VTRACK1 引脚
接地短路时,VSOUT1 稳压器处于非跟踪模式。该模式选择在首次 VDDx 电源轨上升期间发生,并在首次
VDDx 上升结束后锁存。因此,VDDx 上升完成之后,VTRACK1 引脚上的任何变化都不再影响所选的跟踪
或非跟踪模式。
在跟踪模式下,VSOUT1 稳压器跟踪 VTRACK1 引脚上的输入基准电压,并具有由外部电阻分压器决定的
增益系数。VTRACK1 和 VSFB1 引脚之间的跟踪失调电压为 ±35mV。例如,该模式允许 VSOUT1 输出电
压在跟踪 VDD3 (3.3V) 电源时为 5V。在单位增益反馈中,VSOUT1 输出电压可能直接遵循 VDD5 引脚或
VDD3 引脚。
在非跟踪模式下,VSOUT1 输出电压与 VSFB1 引脚上的 2.5V 固定基准电压成正比,并具有由外部电阻分
压器决定的增益系数。该模式允许 VSOUT1 引脚电压为内部基准电压的任何倍数。
在跟踪和非跟踪模式下,VSOUT1 输出电压必须为 3.3V 或更高。VSOUT1 稳压器可以在指定限制内跟踪采
用 3.3V 设置的 VDD3/5 引脚。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
19
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
VSOUT1 稳压器具有用于降低内部功率耗散的单独输入电源。例如,对于 3.3V 或 5V 输出电压,VDD6 电
源可以用作输入电源。对于大于 5V 的输出电压,VBATP 引脚可以用作输入电源。内部 FET 的最大功率耗
散不得超过 0.6W,以避免过热(热关断)。
需要使用低 ESR 陶瓷电容器以实现环路稳定;该电容器必须放置在靠近器件引脚的位置。该电源会在开通
期间或者线路或负载瞬态期间限制输出电压过冲。
该电源轨会超出 ECU,因此由电流限制为其提供外部机箱接地短路保护。电源轨可能在指定的短路电压范
围 VSOUT1SH 内在外部发生短路。如果输出可能在对指定的短路电压范围之外的电压短路,则需要提供额
外的外部保护。
在启动时默认禁用 VSOUT1 稳压器。在 NRES 引脚释放后,MCU 可以通过使用 SPI 命令设置
SENS_CTRL 寄存器中的 D0 位来启用 VSOUT1 稳压器。在执行该 SPI 命令之后,该稳压器上的软启动电
路会立即启动,所需时间通常为 1ms 至 2ms。该输出可能需要较大的输出电容器,以确保在负载瞬态期间
输出不会降至低于所需的调节规格。无论是处于跟踪模式还是处于非跟踪模式,VSFB1 引脚都会在软启动
完成后变至所需的值。
电流限制电路和结过热保护为内部 MOSFET 提供了过大功率耗散保护。如果 VSOUT1 引脚上发生过热情
况,则通过清除 SENS_CTRL 寄存器中的 0 位仅使 VSOUT1 稳压器关闭。要重新启用 VSOUT1 引脚,首
先必须在读取时清除 SAFETY_STAT 1 寄存器中的 2 位,然后必须再次设置 SENS_CTRL 寄存器中的 0
位。
VSOUT1 引脚电压可由 MCU 的 ADC 输入通过 DIAG_OUT 引脚进行观察(请参阅Section 5.4.9),这样
就可以在启用 VSOUT1 LDO 之前检测到对任何其他电源的短路情况。
NOTE
VSOUT1_EN 位在 SENS_CTRL 寄存器中,该寄存器仅由上电复位 (NPOR) 事件重新初始
化,复位状态转换不会对其进行重新初始化。如果 VSOUT1_EN 位以前设置为 1,则在发生会
导致转换至复位状态的事件后,该位仍设置为 1 并且 VSOUT1 稳压器仍保持启用状态。如果
发生可导致 VSOUT1 引脚欠压或过压的故障,而 BIST 在复位转换至诊断状态时自动运行,那
么在 BIST 运行期间的 VSOUT1_UV 或 VSOUT1_OV 条件会由于检测到 ABIST_ERR 导致器
件进入安全状态。
5.3.6 电荷泵
电荷泵用于通过 VBATP 电源生成过驱电压,而 VBATP 电源则用于驱动 VDDx 和 VSOUT1 电源轨中内部
NMOS FET 的栅极。电荷泵是迟滞架构,当 VCP 电压足够高时,CP_OV 位会设置并且电荷泵停止泵浦,
直到 VCP 电压降至低于阈值,此时 CP_OV 位将清除并且电荷泵再次开始泵浦。通过线性稳压器 VCP12
和 VCP17 在内部为器件提供电荷泵过驱。此外,该过驱电压可以驱动用作电池反向保护的外部 NMOS FET
的栅极。传统电池反向阻断二极管相比,此类电池反向保护支持以更低的电池电压运行。在使用电荷泵
(VCP) 驱动 NMOS 的栅极以实现电池反向保护时,必须在 VCP 引脚和 NMOS FET 的栅极之间连接一个大
约 10kΩ 的串行电阻(请参阅Section 5.2)。需要使用该串联电阻在 NMOS FET 的栅极被驱动至负电压时
限制任何流出 VCP 引脚的电流,因为 VCP 引脚的绝对最大额定值由于连接至基板(接地)的寄生反向二极
管被限制为 –0.3V。
电荷泵需要两个外部电容器、一个泵电容 (Cpump) 和一个储能电容 (Cstore)。为在低电池电压下也能通过电荷
泵提供足够的过驱电压,VCP 引脚上的外部负载电流必须小于 100µA。
5.3.7 唤醒
TPS65381A-Q1 器件具有两个唤醒引脚:IGN 和 CANWU。两个引脚都具有 2V 至 3V 的唤醒阈值以及
50mV 至 200mV 的迟滞。
20
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
IGN
唤醒引脚是电平敏感型引脚,能够以
IGN_deg
抗尖峰脉冲(滤波)时间进行抗尖峰脉冲。
TPS65381A-Q1 器件为该 IGN 引脚提供电源锁存功能 (POST_RUN),允许 MCU 决定何时通过 SPI 命令关
断 TPS65381A-Q1 器件。为此,MCU 必须在 SPI SAFETY_FUNC_CFG 寄存器中设置 IGN 电源锁存位 4
(IGN_PWRL),并且在 SPI 寄存器 DEV_STAT 位 0 (IGN) 上读取抗尖峰脉冲(滤波)IGN 引脚的取消锁存
状态。要进入待机状态,MCU 必须清除 IGN_PWRL 位。为此,TPS65381A-Q1 器件必须处于诊断状态,
因为该 SPI 寄存器仅在诊断状态下可写。IGN_PWRL 位也会在检测到 CANWU 唤醒事件后清除。此
外,TPS65381A-Q1 器件可在 POST_RUN 期间检测到 IGN 唤醒事件后提供可选的到复位状态的转换(请
参阅Figure 5-2)。
CANWU 引脚是电平敏感型引脚,能够以 CANWU_deg(滤波)时间进行抗尖峰脉冲。抗尖峰脉冲(滤波)
CANWU 唤醒信号会锁存至 CANWU_L,允许 MCU 决定何时通过 WR_CAN_STBY SPI 命令关断
TPS65381A-Q1 器件。
NOTE
不应在 CANWU 引脚或 IGN 引脚仍处于高电平时将 WR_CAN_STBY 命令写入器件。器件开
始转换至待机状态,并且会由于在 CANWU 或 IGN 引脚上接收到唤醒请求而立即转换至复位
状态。寄存器会根据后 LBIST(由于复位转换)或根据 NPOR(由于待机转换)重新初始化。
IGN 和 CANWU 引脚是高电压引脚。如果这些引脚连接至具有瞬态的线路,则应在应用中提供适当的滤波
和保护,以确保这些引脚处于指定的电压范围内。
NOTE
如果应用不需要通过 IGN(点火开关或 KL15)唤醒或通过 CANWU(CAN 或其他收发器)唤
醒,但器件需要在提供电源时随时唤醒,则可通过将 10kΩ 或更大的串联电阻器将 IGN 引脚连
接至 VBATP 引脚(和 VBAT_SAFING)的方法来实现。当 VBATP 电源打开时,IGN 引脚也
会变为高电平,并且一旦电压电平允许针对 VBATP 和 VBAT_SAFING 引脚释放 NPOR 电路
并且 IGN 为高电平就允许器件唤醒(上电)。
5.3.8 复位延长
在上电事件期间,TPS65381A-Q1 器件会在 VDD3/5 和 VDD1 引脚越过各自的欠压阈值时通过 NRES 引脚
以特定的延迟时间(复位延长时间)向外部 MCU 发送复位通知。
该复位延长时间可以通过 RESEXT 引脚与接地之间的电阻器从外部进行配置。在将 RESEXT 引脚接地短路
时,最短复位延长时间通常为 1.4ms。对于 22kΩ 的外部电阻器而言,典型的复位延长时间为 4.5ms。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
21
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.4 器件功能模式
5.4.1 上电和断电行为
Figure 5-1 显示了上电和断电行为。
IGN
7.5-ms (min) to 22-ms (max) deglitch time
7.5-ms (min) to 22-ms (max) deglitch time
OR
CANWU
Min.350-µs pulse width
SPI
OR
WR_CAN
_STBY
x
x
1-ms (typical) start-up delay
< 200-µs start-up time
VCP
VBATP + 12 V
VCP is turned-off approximately
5 ms after NRES is driven low
VCP_UV
VBATP - Vdiode
Note:
The actual rampdown
time of VCP depends on
external load conditions
VDD6
6V
VDD6 is turned-off approximately
5 ms after NRES is driven low
VDD6_UV level
Note:
1-ms ramp-down
time for internal
reference voltage
Device turns off all internal
biasing for low-Iq when NRES
is driven LOW
Note:
VDD5, VDD3/5, VDD1
<1-ms ramp-time
The actual rampdown
time of VDD6 depends on
external load conditions
5 V
3.3 V
1.2 V
NOTE: During start-up VDD1 is NOT monitored and
VDD1 does NOT impact when NRES extension starts
Note:
NRES
RESET
extension
VDD5, VDD3/5, VDD1 ramp-down after NRES
is driven LOW. Actual ramp down times depend
on external load conditions
<5-ms time between rising edge
on CANWU and VDD5/3/1
reaching specified value
Watchdog
Good
Event
Good
Event
x
WD_FAIL_CNT
5
4
5
4
5
ENDRV (enable signal for external Power Stage)
Device State
Standby State
Reset State
Diagnostic State
Active State
Standby State
Power Up
ABIST
BIST
21-ms ±5% BIST (Logic BIST and Analog BIST run time)
(1) 在上电事件期间,模拟 BIST (ABIST) 会在 VDD6 轨电压高于欠压阈值后自动启动。如果 ABIST 启动失败,则器件会转换至安全状
态。
(2) 器件可能无法在 BIST 期间响应 MCU SPI 通信,因此如果 MCU 的引导速度快于 BIST,那么它应一直等到 BIST 完成才能使用 SPI 通
信。如果 ABIST、LBIST 或者两者均启动失败,则器件会转换至安全状态。
(3) ENDRV 引脚的电平大小取决于看门狗故障计数器 WD_FAIL_CNT[2:0]、ENABLE_DRV 位以及Figure 5-14 中显示的信号。MCU 只应
在 WD_FAIL_CNT[2:0] 计数器低于 5 时设置 ENABLE_DRV 位。
Figure 5-1. 上电和断电行为
22
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
IGN
7.5-ms (min) to 22-ms (max) deglitch time
IGN going low ignored because
IGN_PWRL bit is set
IGN_PWRL
MCU sets IGN_PWRL bit
Note: MCU can set this bit only when
the device is in DIAGNOSTIC state
MCU clears IGN_PWRL bit
POST_RUN_RST
POST_RUN_RST bit cleared
when all internal biasing turned-
off
When POST_RUN_RST is set to
Device State
1, a re-cranking on IGN pin will
put the device in RESET State
STANDBY
State
ACTIVE State
RESET State
DIAGNOSTIC State
DIAGNOSTIC State
Configurable
RESET
NRES
extension time
VDD5/3/1
5 V
3.3
V
1.2
V
IGN_PWRL bit is located in SAFETY_FUNC_CFG SPI register
POST_RUN_RST bit is located in DEV_CFG2 SPI register
Note:
Device turns off all internal biasing for low-Iq
after internal reference ramp-down time <1 ms.
The actual rampdown time of VDD5/3/1
depends on external load conditions
(1) 在 VBAT 缓慢下降情况下以及当 VDD3/5 轨电压配置为 5V 电源轨时,NRES 输出可能会在 VBAT 处于大约 6.3V 时被拉低。这是由
VDD3/5 电源轨上的欠压瞬态导致的。
(2) 在 VBAT 缓慢上升情况下以及当 VDD3/5 轨电压配置为 5V 电源轨时,NRES 输出可能会在 VBAT 处于大约 6.6V 时被拉低。这是由
VDD3/5 电源轨上的欠压瞬态导致的。
(3) 在类似的情况下,可以在 VDD5 和 VSOUT1 电源轨上观察到欠压瞬态。
Figure 5-2. IGN 电源锁存和 POST_RUN 复位
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
23
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.4.2 安全功能和诊断概述
TPS65381A-Q1 器件适用于汽车和工业安全相关 应用。下列监控和保护块可用提高诊断覆盖率并减小未检
测到故障的比率:
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
•
电压监控器 (VMON)
针对安全模拟块的模拟内置自检 (ABIST) 诊断
针对安全控制器功能的逻辑内置自检 (LBIST)
时钟丢失监控器 (LCMON)
针对所有具有内部 FET 的电源的结温监控
针对所有电源的电流限制
用于外部监控诊断和调试的模拟多路复用器 (AMUX)
用于外部监控诊断和调试的数字多路复用器 (DMUX)
可配置为触发模式(打开和关闭窗口)或问答模式的看门狗
用于监控功能安全架构 MCU 的错误输出的 MCU 错误信号监控器 (ESM)
用于外部功率级或外设唤醒的受控和受保护使能输出 (ENDRV)
器件配置寄存器 CRC 保护
带奇偶校验的 SPI 命令解码器
SPI 数据输出反馈校验
用于初始化外部 MCU 的复位电路
EEPROM 模拟调整内容 CRC 保护
在检测到错误事件时具有安全状态的器件状态控制器
5.4.3 电压监控器 (VMON)
VBAT 电源电压、所有稳压器输出和内部生成的电压由电压监控器模块 (VMON) 进行监控。欠压或过压情况
由相应的 VMON 寄存器状态标志位进行指示:
•
•
当电源处于规格范围之内时 VMON 标志位会清零
当电源超出容差范围时 VMON 标志位设置为 1
监控通过欠压和过压比较器实现。VMON 模块的基准电压 (BANDGAP_REF2) 独立于稳压器使用的系统基
准电压 (BANDGAP_REF1)。尖峰脉冲滤波功能可确保在无 VMON 状态标志位错误设置的情况下进行可靠
的监控。完整的 VMON 块由单独的电源引脚 VBAT_SAFING 供电。
VMON 比较器诊断涵盖在器件启动和上电期间执行的 ABIST 中,或者在器件处于诊断或活动状态时由外部
MCU SPI 请求通过 SPI 命令激活。每个受监控的电压轨均在相应的比较器输入上针对欠压和过压情况进行
仿真,因此这会强制相应的比较器进行多次切换(处于由 ABIST 控制器监视和检查的切换模式)。在该自
检过程中,受监控的电压轨自身不受影响,因此在其中的任何电压轨上都不会由于该自检发生实际欠压或过
压事件。
Table 5-1 列出了所执行的电压监控概述。如此表所示,针对部分内部电源轨实施了过压保护。
24
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
Table 5-1. 电压监控概述(1)
监控监测阈值
对器件行为的影响
创建时所使用的
基准
电压轨
输出电压
监控所依据的基准
受监控的引脚
OV 保护级别
OV 保护基准
UV
OV
UV
OV
电源输入
SPI 标志 VMON_STAT_1 D6
待机状态
SPI 标志 VMON_STAT_1 D7
复位状态(当
VBAT
N/A
N/A
4.2 至 4.5V
34.7 至 36.7V
VMON_BG
VBATP
N/A
N/A
NRES = 0,ENDRV = 0
MASK_VBATP_OV = 0 时)
电源输出
VDD6
6V ± 10%
5V ± 2%
5V ± 2%
3.3V ± 2%
MAIN_BG
MAIN_BG
5.2 至 5.4V
4.5 至 4.85V
4.5 至 4.85V
3 至 3.17V
7.8 至 8.2V
5.2 至 5.45V
5.2 至 5.5V
3.43 至 3.6V
VMON_BG
VMON_BG
VDD6
VDD5
N/A
N/A
N/A
N/A
SPI 标志 VMON_STAT_2 D6
SPI 标志 VMON_STAT_2 D4
SPI 标志 VMON_STAT_2 D7
SPI 标志 VMON_STAT_2 D5
VDD5
ENDRV = 0
VDD3/5 (5V)
SPI 标志 VMON_STAT_2 D2
复位状态
NRES = 0,ENDRV = 0
SPI 标志 VMON_STAT_2 D3
MAIN_BG
MAIN_BG
VMON_BG
VMON_BG
VDD3/5
N/A
N/A
N/A
N/A
VDD3/5
(3.3V)
ENDRV = 0
SPI 标志 VMON_STAT_2 D0
复位状态
NRES = 0,ENDRV = 0
(当 NMASK_VDD1_UV_OV=1
时)
0.8V 至 3.3V –1% 至
+2%
VDD1_SENSE = 800mV
–1% 至 +2%
SPI 标志 VMON_STAT_2 D1
ENDRV = 0
(当 NMASK_VDD1_UV_OV=1
时)
0.94 至 0.98 ×
VDD1
1.03 至 1.06 × VDD1
VDD1_SENSE
VDD1
VSOUT1(非
跟踪)
3.3V 至 9.5V ± 2%
VDSFB1 = 2.5V ± 2%
MAIN_BG
VTRACK1
MAIN_BG
VTRACK1
VSFB1
VSFB1
N/A
N/A
N/A
N/A
0.88 至 0.94 ×
VSOUT1
1.06 至 1.12 ×
VSOUT1
SAFETY_STAT1 D5
SPI 标志 SAFETY_STAT1 D4
3.3V 至 9.5V ± 2%
VDSFB1 = VTRACK1 ±
20mV
VSOUT1(跟
踪)
内部电源
SPI 标志 VMON_STAT_1 D5 →
待机状态
VCP17
17V(典型值)
12V(典型值)
MAIN_BG
MAIN_BG
N/A
27V(典型值)
VMON_BG
VMON_BG
N/A
27V(典型值)
VMON_BG
VMON_BG
N/A
NRES = 0,ENDRV = 0
SPI 标志 VMON_STAT_1 D4
VDD5、VDD3/5 和 VDD1 不工
作 → 待机状态
VCP12
7.43V(典型值)
14.2V(典型值)
N/A
N/A
14.2V(典型值)
SPI 标志 VMON_STAT_1 D3
NRES = 0,ENDRV = 0
内部 LV 齐纳二
内部 MV 齐纳二
NPOR → 待机状态
NRES = 0,ENDRV = 0
AVDD
6.9V(典型值)
6.9V(典型值)
3V(典型值)
3.6V(典型值)
3.56V(典型值)
2.472V(典型值)
N/A
N/A
独立本地带隙
独立本地带隙
VMON_BG
N/A
< 10.48V
N/A
没有变化
极管
极管
SPI 标志 VMON_STAT_1 D2 → SPI 标志 VMON_STAT_1 D2 →
内部 LV 齐纳二
间接监控
VBAT_SAFING
内部 MV 齐纳二
AVDD_VMON
NPOR → 待机状态
NRES = 0,ENDRV = 0
NPOR → 待机状态
NRES = 0,ENDRV = 0
极管
极管
NPOR → 待机状态
NRES = 0,ENDRV = 0
NPOR → 待机状态
NRES = 0,ENDRV = 0
DVDD
内部基准
MAIN_BG
MAIN_BG
3.501V(典型值)
N/A
N/A
待机状态
NRES = 0,ENDRV = 0
待机状态
NRES = 0,ENDRV = 0
2.5V ± 2%
2.5V ± 2%
MAIN_BG
2.364V(典型值)
2.364V(典型值)
2.617V(典型值)
2.617V(典型值)
VMON_BG
MAIN_BG
N/A
N/A
N/A
N/A
N/A
N/A
待机状态
NRES = 0,ENDRV = 0
待机状态
NRES = 0,ENDRV = 0
VMON_BG
VMON_BG
(1) N/A = 不适用
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
25
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.4.4 TPS65381A-Q1 内部错误信号
Table 5-2 提供了有关 TPS65381A-Q1 器件内部错误信号以及这些信号对器件行为的影响的概述。
Table 5-2. 内部错误信号
检测条件(阈值电平)
设置标志的抗尖峰脉冲时间 (µs)
设置标志时的器件状态
DMUX
POS 编号
电气特性编
号
电气特性
编号
信号名称
NAVDD_UV
说明
最小值
典型值
最大值
单位
最小值
典型值
最大值
NRES
ENDRV
器件状态
D1.2
D1.3
AVDD 欠压比较器输出(反相)
3.6
V
15
30
低电平
低电平
低电平
待机
待机
主带隙 =
2.364(VMO
N 带隙 =
VMON 或主带隙关闭(当 VMON
带隙 > 主带隙时设置为 1)
BG_ERR1
V
15
30
低电平
2.477)
主带隙 =
2.617(VMO
N 带隙 =
VMON 或主带隙关闭(当 VMON
带隙 < 主带隙时设置为 1)
D1.4
D1.5
BG_ERR2
V
V
15
15
30
30
低电平
不变
低电平
不变
待机
不变
2.477)
VCP12 电荷泵欠压比较器(反
相)
NVCP12_UV
7.43
D1.6
D1.7
VCP12_OV
VCP17_OV
NVDD6_UV
VDD6_OV
NVDD5_UV
VDD5_OV
VCP12 电荷泵过压比较器
VCP17 电荷泵过压比较器
VDD6 欠压比较器(反相)
VDD6 过压比较器
14.2
21
V
V
V
V
V
V
15
15
10
10
10
10
30
30
40
40
40
40
低电平
低电平
低电平
低电平
不变
待机
待机
不变
不变
不变
不变
D1.8
5.2
7.8
4.5
5.2
5.4
8.2
6.22
6.23
6.8
6.18 不变
D1.9
6.18 不变
6.18 不变
6.18 不变
不变
D1.10
D1.11
VDD5 欠压比较器(反相)
VDD5 过压比较器
4.85
5.45
不变
6.10
低电平
VDD3/5 欠压比较器;3.3V 设置
(反相)
3
3.17
4.85
D1.12
D1.13
NVDD3/5_UV
VDD3/5_OV
V
V
6.12
6.14
10
10
40
40
6.18 低电平
低电平
复位
VDD3/5 欠压比较器;5V 设置(反
相)
4.5
VDD3/5 过压比较器;3.3V 设置
VDD3/5 过压比较器;5V 设置
3.43
5.2
3.6
5.5
6.18 不变
低电平
当
不变
当
当
NMASK_VDD1_UV_OV NMASK_VDD1_UV_OV NMASK_VDD1_UV_OV =
= 0(默认配置)时不变 = 0(默认配置)时不变 0(默认配置)时不变
D1.14
D1.15
NVDD1_UV
VDD1_OV
VDD1 欠压比较器(反相)
0.94
0.98
VDD1
VDD1
6.16
6.17
10
10
40
40
6.18
当
当
当
NMASK_VDD1_UV_OV
= 1 时:ENDRV = 低电
平
NMASK_VDD1_UV_OV
= 1 时:NRES = 低电平
NMASK_VDD1_UV_OV =
1 时:复位
不变(默认配置)
当
VDD1 过压比较器
1.03
1.06
2.64
6.18 不变
不变
MASK_VDD1_UV_OV =
1 时:ENDRV = 低电平
D1.16
D3.4
LOCLK
系统时钟丢失比较器
0.742
MHz
V
0.379
N/A
1.346
N/A
低电平
低电平
不变
待机
不变
不变
不变
待机
CP_OV
电荷泵过压比较器
VBAT + 12
VBAT + 6
VBAT + 3
N/A
N/A
N/A
200
不变
D3.5
NCP_UV
CP_DIFF3V
NVBAT_UV
电荷泵欠压比较器(反相)
指示 VCP-VBATP > 3V
VBAT 欠压比较器(反相)
V
N/A
N/A
不变
不变
D3.8
V
N/A
N/A
不变
不变
D3.10
4.2
4.5
V
6.1
6.7
低电平
低电平
26
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
Table 5-2. 内部错误信号 (continued)
检测条件(阈值电平)
说明 最小值
设置标志的抗尖峰脉冲时间 (µs)
设置标志时的器件状态
DMUX
POS 编号
电气特性编
号
电气特性
编号
信号名称
典型值
最大值
单位
最小值
典型值
最大值
NRES
ENDRV
器件状态
低电平(默认配置)
低电平(默认配置)
复位(默认配置)
D3.11
VBATP_OV
VBAT 过压比较器
34.7
36.7
V
6.5
200
6.7
当 MASK_VBATP_OV = 当 MASK_VBATP_OV = 当 MASK_VBATP_OV = 1
1 时:NRES 不变
1 时:ENDRV 不变
时:器件状态不变
器件状态取决于
NMASK_VDD5_OT 位设
置:
D3.12
VDD5_OT
VDD5 过热
175
210
°C
3.13
45
64
低电平
低电平
NMASK_VDD5_OT = 0:
对器件状态没有影响
NMASK_VDD5_OT =
1:VDD5 禁用 → 复位
器件状态取决于
NMASK_VDD3/5_OT 位设
置:
NMASK_VDD3/5_OT =
0:VDD3/5 禁用 →
D3.13
VDD3/5_OT
VDD3/5 过热
175
210
°C
2.13
45
64
低电平
低电平
VDD3/5 UV 事件 → 复位
NMASK_VDD3/5_OT =
1:待机
D3.14
D3.15
D3.16
D4.2
D4.3
D4.4
D4.5
D4.6
D4.8
D4.9
VSOUT1_OT
VDD5_CL
VSOUT1 过热
175
350
350
100
0.88
1.06
210
650
650
500
0.94
1.12
°C
5.13
2.14
3.14
5.19
6.19
6.20
45
15
15
15
10
10
64
30
30
30
40
40
不变
不变
不变
不变
不变
不变
不变
不变
不变
不变
不变
待机
待机
不变
待机
VDD5 电流限制(1)
mA
不变
VDD3/5_CL
VDD3/5 电流限制
mA
不变
VSOUT1_CL
NVSOUT1_UV
VSOUT1_OV
NDVDD_UV
VSOUT1 电流限制
mA
不变
VSOUT1 欠压比较器(反相)
VSOUT1 过压比较器
DVDD 欠压比较器(反相)
DVDD 过压比较器
VSOUT1
6.21 不变
6.21 不变
低电平
不变
VSOUT1
不变
2.472
3.501
1.2
V
V
V
0
0
低电平
低电平
不变
DVDD_OV
低电平
不变
VS_TRK_MODE
VMON_TRIM_ERR
VSOUT1 处于跟踪模式指示
VMON 调整错误
5.3a
N/A
5
N/A
N/A
10
在 VMON 调整寄存器中检测到位翻转时设置
低电平
低电平
(1) VDD5_CL DMUX 输出仅在 SENS_CTRL 寄存器中的 VDD5_EN 位设置为 1 时有效。当 VDD5_EN 清零时,该 VDD5_CL 将处于高电平。
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
详细 说明
27
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.4.5 时钟丢失监控器 (LCMON)
LCMON 检测内部振荡器故障,包括:
•
•
振荡器时钟卡在高电平或卡在低电平
时钟频率降低
在释放上电复位 (NPOR) 之后,在上电事件期间会启用 LCMON。在器件正常运行(待机、复位、诊断、活
动和安全状态)期间,时钟监控器保持活动状态。如果发生时钟故障:
•
•
•
•
•
器件转换至待机状态。
所有稳压器禁用。
数字内核重新初始化。
外部 MCU 复位置于低电平。
故障情况由 SAFETY_STAT_4 寄存器中的 LOCLK 位进行指示。
LCMON 具有由模拟 BIST (ABIST) 激活和监控的自检结构。当器件处于诊断状态或激活状态时,外部 MCU
可以随时重新检查 LCMON。已启用诊断对导致时钟监控器输出进行切换的时钟故障进行仿真。时钟监控器
切换模式由 ABIST 进行检查,同时外部 MCU 可以在活动检测期间检查时钟丢失状态位是否设置。在该自检
期间,实际振荡器频率 (4MHz) 不会由于该自检而变化。
5.4.6 模拟内置自检 (ABIST)
ABIST 是用于对关键模拟功能执行自检诊断的控制器和监控器电路:
•
•
•
VMON 欠压和过压比较器
时钟监控器 (LCMON)
EEPROM 模拟调整内容校验(CRC 保护)
在对 VMON 欠压和过压比较器进行自检期间,受监控的电压轨保持不变,因此在其中的任何电压轨上都不
会由于这些自检发生实际欠压或过压事件。此外,在对时钟监控器进行自检期间,实际振荡器频率 (4MHz)
也不会因该自检而变化。
28
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
Power-On Reset (from
STANDBY) or NPOR
ABIST_EN
LBIST_EN or LBIST run from
RESET to DIAGNOSTIC
Power-Up
UV_COMP_
LOW
UV_COMP_
HIGH
UV_COMP_
LOW
UV_COMP_
HIGH
UV_COMP_
LOW
ABIST
CHECK
CHECK
CHECK
CHECK
CHECK
UV_CHECK_OK
OV_COMP_
LOW
OV_COMP_
HIGH
OV_COMP_
LOW
OV_COMP_
HIGH
OV_COMP_
LOW
CHECK
CHECK
CHECK
CHECK
CHECK
OV_CHECK_OK
OSC_CLK
CHECK
OSC_CHECK_OK
EE_CRC_CHK
PASS
EE_CRC_CHK
Failure From Any State Check
( UV or OV or OSC or
EE_CRC_CHK )
FAIL
EE_CRC_
CHK
LBIST_EN or LBIST run from
RESET to DIAGNOSTIC
(1) 有关任何 ABIST 功能失败对器件状态产生影响的信息,请参阅Section 5.4.19。
Figure 5-3. 模拟 BIST 运行状态
ABIST 在每次发生器件上电事件或任何到复位状态的转换时激活。还可以通过在 SAFETY_BIST_CTRL 寄
存器中设置 ABIST_EN 位由外部 MCU 运行 ABIST。在 ABIST 运行期间,器件无法监控稳压电源的状态,
并且 ENDRV 引脚会被拉低。ABIST 运行时间大约为 300µs。还可以按照 MCU 请求在活动状态下执行
ABIST,具体取决于系统安全要求(如系统故障响应时间),在 ABIST 运行期间 ENDRV 引脚将处于低电
平。
正在运行的 ABIST 在 SAFETY_STAT_3 寄存器的 ABIST_RUN 位(D0 位)中进行指示。该位在 ABIST
运行期间设置成 1,并在 ABIST 完成后清零。如果在处于诊断状态时发生 ABIST 故障(包括上电事件),
则器件会进入安全状态,而不会将复位外部 MCU 的信号变为有效,并且 ABIST_ERR 状态标志在数字内核
中保持锁存状态,直到 ABIST 成功运行。这允许外部 MCU 通过读取 SAFETY_STAT_3 寄存器中的
ABIST_ERR 位来检测 ABIST 故障。如果在处于活动状态时发生 ABIST 故障,则器件会设置 ABIST_ERR
状态标志,但不会发生任何状态转换。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
29
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.4.7 逻辑内置自检 (LBIST)
逻辑 BIST (LBIST) 测试数字内核安全功能。LBIST 具有以下特性:
•
•
•
应用可控制的逻辑 BIST 引擎,该引擎向数字内核应用测试矢量。
LBIST 向被测试的逻辑块提供卡在故障测试覆盖范围。
LBIST 运行时间通常为 4.2ms (±5%)。在执行 LBIST 之后会等待 16ms(典型值)以填充 LBIST 所覆盖
的数字滤波器。在此期间,ABIST 会运行。总 BIST 时间大约为 21ms。在 BIST 期间 SPI 寄存器可能不
可用,因此在 BIST 正在运行时不应进行任何 SPI 读取或写入。
•
LBIST 引擎具有作为失效防护功能的超时计数器。
在上电事件期间任何退出复位状态的转换都会在诊断状态下激活和运行 BIST(LBIST 以及 ABIST)。除非
设置了 SAFETY_BIST_CTRL 寄存器中的 AUTO_BIST_DIS 位,否则任何其他退出复位状态的转换也会激
活 BIST。
通过在 SAFETY_BIST_CTRL 寄存器中设置 LBIST_EN 位,MCU 可以运行 LBIST (BIST)。
NOTE
在活动状态下,如果通过将 LBIST_EN 位设置为 1 来启动 LBIST 手动运行,则必须考虑以下
注意事项。LBIST 只应在系统安全时序要求能够允许总 BIST 时间为 21ms 并且 ENDRV 在该
21ms 的时间内处于低电平时以活动状态运行。
NOTE
在活动、诊断或安全状态下,如果通过将 LBIST_EN 位设置为 1 来启动 LBIST 手动运行,则
必须考虑以下注意事项。在 LBIST 完成之后,WD_FAIL_CNT[2:0] 计数器重新初始化为 5。
MCU 应通过对 WD_WIN1_CFG 或 WD_WIN2_CFG 寄存器进行写入或通过立即引起不良事
件来与 TPS65381A-Q1 看门狗重新同步。这两个重新同步选项都会启动新的看门狗序列并使
WD_FAIL_CNT[2:0] 计数器递增。如果 WD_RST_EN 位设置为 1(启用),则 MCU 中的看
门狗服务例程必须确保良好事件发送至看门狗以开始使 WD_FAIL_CNT[2:0] 计数器递减,直
到其达到 7 +1,这会导致转换至复位状态。在 LBIST 完成之后,某些寄存器会重新初始化。
如果这些配置寄存器从初始化的值变为其他值,那么必须将这些寄存器重新配置为应用所需的
设置。
NOTE
在诊断状态下,如果通过将 LBIST_EN 位设置为 1 来启动 LBIST 手动运行,则必须考虑以下
注意事项。将
LBIST_EN
位设置为
1
可将
DIAG_EXIT_MASK
位清零。如果
DIAG_EXIT_MASK 位用于将器件保持在诊断状态以进行软件调试,则在 LBIST 完成后必须再
次将其设置为
1
以保持在诊断状态。诊断状态超时计数器仅在 LBIST 运行期间停止。在
LBIST
完成之后,超时计数器从最后的值继续计数。对于从诊断状态到活动状态的转
换,DIAG_EXIT 位必须设置为 1。
30
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
在 BIST 运行期间,器件无法监控稳压电源的状态并且无法响应任何 SPI 命令,因此无法通过看门狗计时器
监控 MCU 的状态。在 BIST 运行期间,ENDRV 引脚会被拉低,并且看门狗失效计数器会重新初始化为 5。
在 BIST 完成之后,以下功能和寄存器会重新初始化:
•
•
•
•
•
•
•
•
•
DEV_STAT
SAFETY_STAT_2
SAFETY_STAT_4
SAFETY_STAT_5(但 FSM[2:0] 会立即更新以反映当前器件状态)
WD_TOKEN_VALUE
WD_STATUS
SAFETY_CHECK_CTRL
DIAG_CFG_CTRL
DIAG_MUX_SEL
正在运行的 LBIST 在 SAFETY_STAT_3 寄存器的 LBIST_RUN 位(D1 位)中进行指示。该位在 LBIST 运
行时设置成 1,并在 LBIST 完成后清零。在 LBIST 运行之后,整个 BIST 完成由 MCU 通过针对
LBIST_RUN 和 ABIST_RUN 位读取 0 进行确认。
如果在诊断状态下发生 LBIST 故障,则器件进入安全状态。外部 MCU 可以通过读取 SAFETY_STAT_3 寄
存器中的 LBIST_ERR 位来检测 LBIST 故障。如果在处于活动状态时发生 LBIST 故障,则器件会设置
LBIST_ERR 状态标志,但不会发生任何状态转换。由于在 LBIST 期间会运行 ABIST,因此 ABIST_ERR
位也可以由 MCU 进行监控。
5.4.8 结温监控和电流限制
每个具有内部功率 FET 的 LDO 都具有结温监控和过热保护(热关断)功能。如果发生过热情况,则稳压电
源仅在过热情况消除之后才能重新启用。
对于 VSOUT1 稳压器,过热情况会禁用稳压器并清除使能位 (VSOUT1_EN),同时所有其他稳压器保持启
用。当 VSOUT1 过热情况消失后,外部 MCU 必须重新设置使能控制位以重新启用稳压器。
VDD3/5 和 VDD6 稳压器共享过热保护电路。过热事件会禁用 VDD3/5 稳压器。如果 NMASK_VDD3/5_OT
设置为 1(默认设置),则器件会转换至待机状态。如果 NMASK_VDD3/5_OT 位清零,则在 VDD3/5 输出
达到 VDD3/5 变压器的 UV 电平时器件会转换至复位状态。在两种情况下,NRES 引脚都会变为低电平并将
外部 MCU 复位,ENDRV 引脚为低电平。TI 建议在 NMASK_VDD3/5_OT 位设置为 1 的情况下使用该器
件。
对于 VDD5 稳压器,过热情况会清除 VDD5_EN 使能位并转换为复位状态。NRES 引脚会变为低电平并将
MCU 复位,ENDRV 引脚为低电平。所有其他稳压器都保持启用。当 VDD5 过热情况消失后,MCU 必须重
新设置使能控制位以重新启用稳压器。
VDD6、VDD3/5、VDD5 和 VSOUT1 稳压器包含电流限制电路,用于提供功耗过大和热过载保护。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
31
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
Table 5-3 提供了电源输出轨的过热和过流保护概述。
Table 5-3. 过热和过流保护概述
过热保护
过流保护
对器件行为的影响
电压轨
阈值 (°C)
对器件行为的影响
电流限制
VDD6
设置 VDD3/5_OT(在
SAFETY_STAT_1 中)
当 NMASK_VDD3/5_OT = 1
时处于待机状态
当 NMASK_VDD3/5_OT = 0
时禁用 VDD3/5,当 VDD3/5
达到 UV 电平时复位
1.5 至 2.5A
无
175 至 210(与 VDD6 和
VDD3/5 共享)
设置 VDD3/5_ILIM(在
SAFETY_STAT_1 中)
VDD3/5
VDD5
350 至 650mA
350 至 650mA
设置 VDD5_OT(在
SAFETY_STAT_1 中)
当 NMASK_VDD5_OT = 1 时
清除 VDD5_EN(在
SENS_CTRL 中)并且 VDD5
关闭,处于复位状态
设置 VDD5_ILIM(在
SAFETY_STAT_1 中)
175 至 210
当 NMASK_VDD5_OT = 0 时
在 VDD5_OT 中指示过热
VDD1
无
N/A
无
N/A
设置 VSOUT1_OT(在
SAFETY_STAT_1 中)
清除 VSOUT1_EN(在
SENS_CTRL 中)并且
VSOUT1 禁用
针对 VSOUT1_CL 通过数字多路复
用器设置 DIAG_OUT
VSOUT1
175 至 210
100 至 500mA
32
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.4.9 诊断多路复用器和诊断输出引脚 (DIAG_OUT)
未直接连接至 MCU 的模拟和数字信号由多路复用器切换至外部 DIAG_OUT 引脚。多路复用器通过
DIAG_MUX_SEL 寄存器来实现信号切换。数字信号会经过缓冲以具有足够的驱动能力。
该多路复用器通过反馈输入引脚状态或反馈内部模块自检状态或安全比较器输出来利用外部引脚互联测试。
DIAG_OUT
Digital Output Buffer
Digital Core
To MCU ADC
Input For
Measuring
Analog Signals
DIAG_OUTB
DMUX
Groups
DIAG_OUT
Buffer Enable
No. 1
VDD5A
VDD6A
VCPA
To MCU GPIO
Input For
Observing Digital
Signals
VSOUT1A
VBAT_SAFINGA
VBATPA
MAIN_BG
No. 4
VMON_BG
DMUX Select
AMUX Enable
AMUX Select
SPI
Register
A. 这些模拟信号以某个分压比多路输出
B. 如果应用必须使用 MCU ADC 测量模拟信号并使用 MCU GPIO 监控数字信号,则应用设计必须确保 GPIO 输入级不影
响 ADC 测量。如果在 MCU 内无法隔离 MCU GPIO,则应用设计必须在外部实现必要的隔离。
Figure 5-4. 诊断输出引脚 DIAG_OUT
如果 DIAG_OUT 引脚连接至 MCU 的混合模拟或数字输入引脚,则 TI 建议根据所需的信号类型(模拟或数
字)同时配置该 MCU 输入引脚和 DIAG_OUT 引脚。DIAG_OUT 引脚上的信号类型(模拟或数字)可以通
过
DIAG_CFG_CTRL 寄存器中的 MUX_CFG[1:0] 位进行配置。DIAG_OUT 多路复用器可以通过
DIAG_CFG_CTRL 寄存器中的位 7 全局启用和禁用。在禁用时,DIAG_OUT 引脚处于高阻状态(三态)。
NOTE
如果在使用 SPI 通信时启用 DIAG_OUT 多路复用器,则在 NCS 引脚处于高电平并且
DIAG_OUT 多路复用器启用时 SDO 引脚未处于高阻抗状态。可能需要在应用中修改软件和硬
件。对于硬件修改,如果使用电阻器来调节 SPI 总线上 SDO 引脚的电压电平或使用具有使能
和三态输出的缓冲器门(如 SN74AHC1G125)以允许在 NCS 引脚处于高电平时下游 SDO 信
号处于高阻抗状态(如果应用需要),则应检查 SDO 阈值电平,即使 DIAG_OUT 多路复用
器启用也是如此。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
33
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.4.9.1 模拟多路复用器 (AMUX)
Table
5-4
列出了
DIAG_OUT
引脚上的可选模拟内部信号。对于模拟多路复用器模式,必须在
DIAG_CFG_CTRL 寄存器中将 MUX_CFG[1:0] 位设置成 10b。
Table 5-4. 模拟多路复用器选择表
电压轨
或
信号名称
分压比精度(2)
输出电阻 (kΩ)
信号
编号
DIAG_MUX_SEL[7:
0]
说明
电源范围(1)
分压比
最小值
最大值
最小值
最大值
线性 VDD5 稳压器输
出
A.1
A.2
VDD5
5.8 至 34V
2
3
–2.25%
0.75%
20
30
50
0x01
0x02
VDD6
VCP
开关模式前置稳压器
5.8 至 34V
5.8 至 18V
5.8 至 34V
5.8 至 34V
5.8 至 18V
–3.75%
–6.25%
–6.25%
–0.5%
–5%
0.5%
2.25%
4.75%
1.2%
0%
100
A.3
A.4
电荷泵
13.5
4
90
40
200
100
0x04
0x08
VSOUT1
传感器电源电压
用于监控 (VMON) 和
BG2 功能的电池(电
源)输入
VBAT_SAFI
NG
A.5
A.6
10
10
125
125
200
200
0x10
0x20
5.8 至 34V
–5%
5.5%
5.8 至 18V
5.8 至 34V
5.8 至 34V
5.8 至 34V
–5%
–5%
0%
电池(电源)、主电
源
VBATP
5.5%
A.7
A.8
MAIN_BG
稳压器带隙基准
电压监控器带隙
1
1
N/A
N/A
3
3
15
15
0x40
0x80
VMON_BG
(1) 电源范围是 VBATP 和 VBAT_SAFING (VBATP = VBAT_SAFING) 的输入电源范围。
(2) 提供的精度不包含通过 DIAG_OUT 引脚消耗的直流负载电流。对于总体精度计算,必须考虑分压比精度和 IDIAG_OUT × 输出电阻导致的电
压降。
如果分压比之后的某个 AMUX 信号的电压高于 VDDIO 电压,则钳位变为活动状态,以避免在 DIAG_OUT
引脚上产生任何高于 VDDIO 电压的电压电平。
为了以最快的速度使切换至 DIAG_OUT 引脚的信号达到稳定,不建议遵循从 A.1 一直到 A.8 的 AMUX 切
换顺序。
建议从 A.8 开始按照从高电压到低电压的顺序进行切换,例如:A.8 – A.7 – A.1 – A.2 – A.3 – A.5 – A.6 –
A.4。
NOTE
在该示例中传感器电源输出电压 (VSOUT1) 为 0V。如果 VSOUT1 电压较高,则必须更改前一
示例中所述的切换顺序。
NOTE
在应用中,需要在 MCU 的 ADC 输入的输入电容器滤波器上使用一个电阻至少为 100kΩ 的串
联电阻。
5.4.9.2 数字多路复用器 (DMUX)
以下各表列出了
DIAG_OUT
引脚上的可选数字内部信号。对于数字多路复用器模式,必须在
DIAG_CFG_CTRL 寄存器中将 MUX_CFG[1:0] 位清理成 01b。
这些信号中的大多数是可以影响器件状态以及 NRES 引脚和 ENDRV 引脚行为的内部错误信号。有关内部
错误信号及其对器件行为影响的更详细信息,请参阅Table 5-2。
34
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
Table 5-5. 数字多路复用器选择表 – 第 1 组
通道组
DIAG_MUX_SEL
[6:4]
通道编号
DIAG_MUX_SEL
[3:0]
信号编号
信号名称
说明
D1.1
RSV
NAVDD_UV
保留,逻辑 0
000b
000b
000b
000b
000b
000b
000b
000b
000b
000b
000b
000b
000b
000b
000b
000b
0000b
0001b
0010b
0011b
0100b
0101b
0110b
0111b
1000b
1001b
1010b
1011b
1100b
1101b
1110b
1111b
D1.2
AVDD 欠压比较器输出(反相)
VMON 或主带隙关闭
D1.3
BG_ERR1
BG_ERR2
NVCP12_UV
VCP12_OV
VCP17_OV
NVDD6_UV
VDD6_OV
NVDD5_UV
VDD5_OV
NVDD3/5_UV
VDD3/5_OV
NVDD1_UV
VDD1_OV
LOCLK
D1.4
VMON 或主带隙关闭
D1.5
VCP12 电荷泵欠压比较器(反相)
VCP12 电荷泵过压比较器
VCP17 电荷泵过压比较器
VDD6 欠压比较器(反相)
VDD6 过压比较器
D1.6
D1.7
D1.8
D1.9
D1.10
D1.11
D1.12
D1.13
D1.14
D1.15
D1.16
VDD5 欠压比较器(反相)
VDD5 过压比较器
VDD3/5 欠压比较器(反相)
VDD3/5 过压比较器
VDD1 欠压比较器(反相)
VDD1 过压比较器
系统时钟丢失比较器
Table 5-6. 数字多路复用器选择表 – 第 2 组
通道组
DIAG_MUX_SEL
[6:4]
通道编号
DIAG_MUX_SEL
[3:0]
信号编号
信号名称
说明
D2.1
RSV
保留,逻辑 0
001b
001b
001b
001b
001b
001b
001b
001b
001b
001b
001b
001b
001b
001b
001b
001b
0000b
0001b
0010b
0011b
0100b
0101b
0110b
0111b
1000b
1001b
1010b
1011b
1100b
1101b
1110b
1111b
D2.2
SYS_CLK
DFT
系统时钟源
D2.3
为生产测试保留的信号
看门狗时钟基准(0.55ms 周期时间)
复位延长振荡器输出
5µs 时间基准
D2.4
WD_CLK
D2.5
RST_EXT_CLK
T_5US
D2.6
D2.7
T_15US
15µs 时间基准
D2.8
T_40US
40µs 时间基准
D2.9
T_2MS
2ms 时间基准
D2.10
D2.11
D2.12
D2.13
D2.14
D2.15
D2.16
UC_ERROR/WDI
SPI_NCS
SPI_SDI
外部 MCU ERROR/WDI 输入引脚
SPI 片选输入引脚
SPI 从数据输入引脚
SPI 时钟输入引脚
SPI_CLK
SDO_RDBCK
UC_ERROR/WDI
NRES_EXT_IN
SPI 从数据输出引脚读回
与 D2.10 相同的信号
NRES 引脚读回(对外部 MCU 进行复位)
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
35
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
Table 5-7. 数字多路复用器选择表 – 第 3 组
通道组
DIAG_MUX_SEL
[6:4]
通道编号
DIAG_MUX_SEL
[3:0]
信号编号
信号名称
说明
D3.1
RSV
DFT
DFT
保留,逻辑 0
010b
010b
010b
010b
010b
010b
010b
010b
010b
010b
010b
010b
010b
010b
010b
010b
0000b
0001b
0010b
0011b
0100b
0101b
0110b
0111b
1000b
1001b
1010b
1011b
1100b
1101b
1110b
1111b
D3.2
为生产测试保留的信号
为生产测试保留的信号
电荷泵过压比较器
D3.3
D3.4
CP_OV
D3.5
NCP_UV
电荷泵欠压比较器(反相)
电荷泵开关阶段 1
电荷泵开关阶段 2
指示 VCP-VBATP > 3V
为生产测试保留的信号
VBAT 欠压比较器(反相)
VBAT 过压比较器
VDD5 过热
D3.6
CP_PH1
D3.7
CP_PH2
D3.8
CP_DIFF3V
DFT
D3.9
D3.10
D3.11
D3.12
D3.13
D3.14
D3.15
D3.16
NVBAT_UV
VBATP_OV
VDD5_OT
VDD3/5_OT
VSOUT1_OT
VDD5_CL
VDD3_CL
VDD3/5 过热
VSOUT1 过热
VDD5 电流限制
VDD3 电流限制
Table 5-8. 数字多路复用器选择表 – 第 4 组
通道组
DIAG_MUX_SEL
[6:4]
通道编号
DIAG_MUX_SEL
[3:0]
信号编号
信号名称
说明
D4.1
D4.2
D4.3
D4.4
D4.5
D4.6
D4.7
D4.8
D4.9
D4.10-16
RSV
保留,逻辑 0
011b
011b
011b
011b
011b
011b
011b
011b
011b
011b
0000b
0001b
VSOUT1_CL
NVSOUT1_UV
VSOUT1_OV
NDVDD_UV
DVDD_OV
RSV
VSOUT1 电流限制
VSOUT1 欠压比较器(反相)
VSOUT1 过压比较器
DVDD 欠压比较器(反相)
DVDD 过压比较器
保留
0010b
0011b
0100b
0101b
0110b
VS_TRK_MODE
VMON_TRIM_ERR
RSV
VSOUT1 处于跟踪模式指示
VMON 调整错误
0111b
1000b
保留
1001b-1111b
Table 5-9. 数字多路复用器选择表 – 第 5 组
通道组
DIAG_MUX_SEL
[6:4]
通道编号
DIAG_MUX_SEL
[3:0]
信号编号
信号名称
说明
D5.1
RSV
保留,逻辑 0
111b
111b
111b
0000b
0001b
D5.2
TI_TEST_MODE
DFT
TI 生产测试模式指示
为生产测试保留的信号
D5.3-16
0010b-1111b
36
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
SDO 数字输出引脚上的诊断检查也可以在 DMUX 模式下执行。对于该诊断检查,需要执行以下序列:
1. 对于数字多路复用器模式,MUX_CFG[1:0] 配置必须设置为 01b。
2. SPI NCS 必须保持在高电平。
3. SDO 引脚的状态由 SPI_SDO 位(DIAG_CFG_CTRL 寄存器中的 D6 位)进行控制。
在 SDO 引脚上执行该 SDO 检查期间,如果未选择“数字多路复用器选择”表中的任何信号,则 DIAG_OUT
引脚保持低电平。
5.4.9.3 诊断多路复用器输出状态(通过 MUX_OUT 位)
对于 DIAG_OUT 引脚和 MCU 模拟/数字输入引脚之间的诊断互连检查,DIAG_OUT 引脚的状态通过
DIAG_CFG_CTRL 寄存器中的 SPI 位 MUX_OUT 进行控制。要使用该模式,必须在 DIAG_CFG_CTRL 寄
存器中将 MUX_CFG[1:0] 位设置成 00b。
5.4.9.4 多路复用器互连检查
为了在数字输入引脚(ERROR/WDI、NCS、SDI
和
SCLK)上执行诊断互连检查,必须将
DIAG_CFG_CTRL 寄存器中的 MUX_CFG[1:0] 位设置为 11b。DIAG_CFG_CTRL 寄存器中的
INT_CON[2:0] 位可以选择将其中的哪些数字输入多路复用至 DIAG_OUT 引脚 (请 参阅Section 5.5.1中的
DIAG_CFG_CTRL 寄存器)。
5.4.10 看门狗计时器 (WD)
看门狗监视 MCU 是否正常运行。该看门狗需要 MCU 以特定的时间间隔发出特定的触发或消息,以检测
MCU 是否正常运行。当看门狗检测到 MCU 正常运行时,MCU 可以通过 ENABLE_DRV 位控制 ENDRV 引
脚的逻辑电平。当看门狗检测到 MCU 未正常运行时,器件会将 ENDRV 引脚拉低。该 ENDRV 引脚可以在
应用中用作控制信号,用于在 MCU 未正常运行时停用电源输出级(例如电机驱动器)。因此该功能称为看
门狗启用功能。
看门狗具有两种不同的模式,其定义如下:
触发模式: 在触发模式下,MCU 在 ERROR/WDI 引脚上施加触发(脉冲)以发送触发模式所需的看门狗
事件。当器件从复位状态转至诊断状态时,看门狗默认以触发模式运行。当看门狗以触发模式
运行时,不应使用 MCU 错误信号监控器 (ESM)。
问答模式(Q&A 模式): 在 Q&A 模式下,MCU 通过 SPI 发送看门狗应答。
要选择 Q&A 模式,MCU 必须在处于诊断状态时在安全功能配置寄存器 (SAFETY_FUNC_CFG) 中设置
WD_CFG 位(位 5)。当看门狗以 Q&A 模式运行时,可以使用 MCU 错误信号监控器 (ESM)。
5.4.11 看门狗失效计数器、状态和失效事件
看门狗包含看门狗失效计数器 (WD_FAIL_CNT[2:0]),该计数器的值会因不良事件 的增加而递增或因良好事
件 的增加而递减。当看门狗失效计数器的值大于等于 5 时,看门狗处于超范围状态并且 ENDRV 引脚处于
低电平(看门狗启用功能禁用)。
当看门狗失效计数器小于等于 4 时,看门狗处于在范围内状态并且看门狗不再禁用看门狗启用功能。在这种
情况下,在设置 ENABLE_DRV 控制位(在 SAFETY_CHECK_CTRL 寄存器中)或器件未检测到其他影响
ENDRV 引脚电平的错误时器件会上拉 ENDRV 引脚。
看门狗失效计数器独立于 SAFETY_FUNC_CFG 寄存器中看门狗复位配置位(位 3)WD_RST_EN 的状态
运行。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
37
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
看门狗失效计数器的响应方式如下:
•
•
•
每发生一个良好事件,将失效计数器递减一,一直到最小值零。
每发生一个不良事件,将失效计数器递增一,一直到最大值七。
每发生一个超时事件,将失效计数器增加一,一直到最大值七,并设置 TIME_OUT 标志(WD_STATUS
寄存器位 1)。
Section 5.4.14和Section 5.4.15中列出了良好事件、不良事件 和超时事件 的定义。
ë55Lh
4.5 kꢀ
ENABLE_DRV Bit
(SAFETY_CHECK_CTRL
Register)
ENDRV Pin
ENABLE_DRV
Watchdog Status
WD_FAIL_CNT[2:0] > 4
Good Event (-1)
Bad Event (+1)
Watchdog
Event (Trigger
or Q&A Mode)
SPI Bus or
ERROR/WDI
Pin
Watchdog Fail
Counter
Watchdog Status
WD_FAIL_CNT[2:0] = 7 + 1
Go to RESET State
WD_RST_EN Bit
(SAFETY_FUNC_CFG
Register)
WD_RST_EN Status
Figure 5-5. 看门狗对 ENDRV 和复位的影响
Table 5-10. 不同看门狗失效计数器值范围的对应看门狗状态
看门狗失效计数器
WD_FAIL_CNT[2:0]
000b 至 100b
101b 至 111b
111b
如果 WD_RST_EN 位
设置为 1,则 NRES
引脚被拉低,器件在
下次接收到“不良”或
“超时”事件时处于复位
状态
看门狗状态基于
WD_FAIL_CNT[2:0] 值。
看门狗在范围内
看门狗超出范围
当器件进入诊断状态(在经历复位状态之后)时以及器件从诊断状态转换至活动状态时,看门狗失效计数器
初始化至计数 5。
当看门狗失效计数器达到计数 7 时,另一个不良事件不会更改计数器:计数器保持为 7。不过,如果看门狗
复位启用(SAFETY_FUNC_CFG 寄存器中的 WD_RST_EN 位设置为 1),则在下次发生不良事件 或超时
事件 (7 + 1) 时器件会进入复位状态并且通过拉低 NRES 引脚使 MCU 复位。在复位状态下,看门狗失效计
数器会重新初始化为 5。如果在 WD_RST_EN 位设置为 1 时看门狗失效计数器为七,则器件无需另一个不
良事件 或超时事件 即会立即进入复位状态。
38
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.4.12 看门狗序列
每个看门狗序列以窗口 1 开始,后跟窗口 2。当器件处于诊断状态时,MCU 可以分别使用 WD_WIN1_CFG
和 WD_WIN2_CFG 寄存器对窗口 1 的时间周期 (tWIN1) 和窗口 2 的时间周期 (tWIN2) 进行编程。当器件从复
位状态转至诊断状态时,看门狗序列以默认的 tWIN1 和 tWIN2 时间周期开始。
使用Equation 1 和Equation 2 来计算 tWIN1 时间周期的最小值和最大值。使用Equation 3 和Equation 4 来计
算 tWIN2 时间周期的最小值和最大值。
tWIN1_MIN = [(RT[6:0] – 1) × 0.55 × 0.95] ms
其中
•
RT[6:0] 位位于 WD_WIN1_CFG SPI 寄存器中。
(1)
(2)
(3)
(4)
tWIN1_MAX = (RT [6:0] × 0.55 × 1.05) ms
其中
•
RT[6:0] 位位于 WD_WIN1_CFG SPI 寄存器中。
tWIN2_MIN = [(RW[4:0] + 1) × 0.55 × 0.95] ms
其中
•
RW[4:0] 位位于 WD_WIN2_CFG SPI 寄存器中。
tWIN2_MAX = [(RW[4:0] + 1) × 0.55 × 1.05] ms
其中
•
RW[4:0] 位位于 WD_WIN2_CFG SPI 寄存器中。
如果 MCU 在看门狗序列期间停止发送事件 或停止对看门狗进行喂狗,则看门狗会将该缺少来自 MCU 的响
应的情况视为超时事件(无响应事件)。这会设置 TIME_OUT 状态位(WD_STATUS 寄存器中的位 1)并
使看门狗失效计数器递增。下一个看门狗序列会紧随超时事件 启动。
基于窗口 1 和窗口 2 时间周期,看门狗序列和超时时间周期的计算方法如下:
tSEQUENCE_MIN = tTIMEOUT_MIN = tWIN1_MIN + tWIN2_MIN
tSEQUENCE_MAX = tTIMEOUT_MAX = tWIN1_MAX + tWIN2_MAX
(5)
(6)
看门狗使用器件的内部系统时钟(±5% 精度)作为用于创建 0.55ms 看门狗时间阶跃的时间基准。窗口 1 可
能最多比编程的值短一个 0.55ms 看门狗时间阶跃,如Equation 1 中所示。
NOTE
由于窗口 1 和窗口 2 时间周期的不确定性,TI 建议为窗口 1 和窗口 2 使用值为二或更高的设
置。窗口 2 可以设置为低至一(假设窗口 1 设置为六或更低)。MCU 的响应应指向窗口 2 的
已知计时的中点。随着窗口 1 设置增加至高于六,与窗口 2 中的设置一相比,器件系统时钟容
差 (±5%) 将变大,从而不允许在窗口 2 中使用响应的已知时间范围,因此必须根据窗口 1 调
节窗口 2 设置,以便允许计时裕量。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
39
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.4.13 MCU 与看门狗的同步
要使 MCU 与看门狗序列同步,MCU 可以向 WIN1_CFG 或 WIN2_CFG 寄存器进行写入以启动新的看门狗
序列。在 MCU 对 WIN1_CFG 或 WIN2_CFG 寄存器进行写入访问(即使在这些寄存器已锁定或器件处于
活动或安全状态时)之后,器件会立即启动新的看门狗序列并使看门狗失效计数器递增。因此,对
WD_WIN1_CFG 或 WD_WIN2_CFG 寄存器的写入访问仅在该新的看门狗序列中生效。
当 MCU 与看门狗序列同步后,来自 MCU 的良好事件 会立即启动一个新的看门狗序列。这样,MCU 就会
与该看门狗序列保持同步。
有关如何将 MCU 与 TPS65381A-Q1 看门狗进行同步的示例软件流程图,请参阅Figure 6-11。
5.4.14 触发模式(默认模式)
当器件从复位状态转至诊断状态时,看门狗以触发模式(默认模式)运行。第一个看门狗序列以默认的 tWIN1
和 tWIN2 时间周期开始。看门狗在 ERROR/WDI 引脚上接收来自 MCU 的触发。如果 ERROR/WDI 引脚上产
生一个上升沿,然后在经过长于所需脉冲时间 tWD_pulse(max) (32μs) 的时间后在 ERROR/WDI 引脚上产生一
个下降沿,那么这就是一个触发。即使具有较长持续时间的先高后低波形也会被计为触发(如果上升沿和下
降沿符合该要求)。
窗口 1(称为关闭窗口)是看门狗序列中的第一个窗口。在窗口 1 中接收到的触发是不良事件,会终止窗口
1,启动新的看门狗序列并设置 ANSWER_EARLY 标志。
窗口 2(称为打开窗口)紧随窗口 1。窗口 2 至少持续到接收触发。窗口 2 至多持续到编程设定的 tWIN2
时
间。在窗口 2(打开)中接收到的触发是良好事件。看门狗在窗口 2 中接收到触发后,新的看门狗序列会立
即开始。
如果 MCU 在看门狗序列期间停止发送触发,则看门狗会将该缺少来自 MCU 的响应的情况视为超时事件
(无响应事件)。这会设置 TIME_OUT 状态位(WD_STATUS 寄存器中的位 1)并使看门狗失效计数器递
增。新的看门狗序列会紧随超时事件 启动。
TIME_OUT 标志有助于 MCU 软件将看门狗触发脉冲事件与所需的器件看门狗计时同步。在以这种方式进行
同步时,MCU 会检测所设置的 TIME_OUT 标志。所设置的 TIME_OUT 标志指示超时事件 和新看门狗序列
启动。MCU 应该发送带计时功能的触发,以便触发处于该新看门狗序列的窗口 2(打开)中。
NOTE
如果在发生超时事件 时存在活动 SPI 帧(nCS 为低电平),则不会在 WD_STATUS 寄存器
中锁存(设置)TIME_OUT 标志,但看门狗失效计数器仍会递增。由于 TIME_OUT 标志未锁
存,因此这会影响 MCU 的重新同步功能和状态监控。建议使用Section 5.4.13中所述的同步过
程。
在触发模式下,看门狗使用具有 tWD_pulse 滤波器时间的抗尖峰脉冲滤波器和内部系统时钟来创建内部生成的
看门狗脉冲(请参阅Figure 5-6 和Figure 5-7)。
ERROR/WDI 引脚上的触发的上升沿必须至少在窗口 2(打开)终止之前的 tWD_pulse(max) 时间发生,以生成
良好事件。
40
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
当器件处于诊断状态时,窗口 1(关闭)和窗口 2(打开)的窗口持续时间可以通过 WD_WIN1_CFG 和
WD_WIN2_CFG 寄存器进行编程。在触发模式下,窗口持续时间如下:
tWCW_MIN(触发模式)= tWIN1_MIN
其中
•
WCW 是看门狗关闭窗口
(7)
(8)
t
WCW_MAX(触发模式)= tWIN1_MAX
其中
•
WCW 是看门狗关闭窗口
tWOW_MIN(触发模式)= tWIN2_MIN
其中
•
WOW 是看门狗打开窗口
(9)
tWOW_MIN(触发模式)= tWIN2_MIN
其中
•
WOW 是看门狗打开窗口
(10)
使用Equation 1 和Equation 2 来计算 tWIN1 = tWCW 时间周期的最小值和最大值。使用Equation 3 和
Equation 4 来计算 tWIN2 = tWOW 时间周期的最小值和最大值。
立即向 WD_WIN1_CFG 或 WD_WIN2_CFG 寄存器写入新的窗口 1 或窗口 2 时间会开始新的看门狗序列并
使看门狗失效计数器递增。即使在 WD_WIN1_CFG 寄存器和 WD_WIN2_CFG SPI 寄存器锁定时写入也会
启动新的看门狗序列,因为器件未处于诊断状态或 SPI 命令 SW_LOCK 阻止对寄存器值进行写入更新。
如果在窗口 2(打开)窗口期间接收,则看门狗触发事件被视为良好事件,如果在窗口 1(关闭)窗口期间
接收,则被视为不良事件。良好事件 会终止当前看门狗序列并启动新的看门狗序列,因此 MCU 和器件看门
狗计时会保持同步。
良好事件、不良事件、超时事件、上电事件或断电事件会终止当前看门狗序列并启动新的看门狗序列。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
41
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
RESET Extension BIST Run
Time (Conf. With
RESEXT)
Time
t = tWIN1
t < tWIN2
t = t WIN1
t < t WIN2
NRES
(Reset to MCU)
Decrement
Decrement
WD_FAIL_CNT[2:0]
WD_FAIL_CNT[2:0]=4
WD_FAIL_CNT[2:0]
WD_FAIL_CNT[2:0]=3
WD_FAIL_CNT[2:0]=5
WINDOW 1 (CLOSE)
Watchdog
Windows
WINDOW 2
(OPEN)
WINDOW 1
(CLOSE)
WINDOW 2 (OPEN)
WINDOW 1 (CLOSE)
Start New Watchdog Sequence
Start New Watchdog Sequence
A
A
t > tWD_pulse
t > tWD_pulse
Trigger on ERROR/WDI Pin
tWD_pulse
tWD_pulse
tWD_pulse
tWD_pulse
Internally Generated Watchdog Pulse
Note: The deglitch time of the WD trigger on ERROR/WDI is tWD_pulse
(min) = 28 µs and tWD_pulse (max) = 32 µs
The rising edge of the external trigger signal must be no later than 32 µs before
WINDOW 2 ends to ensure the deglitched signal occurs within WINDOW 2.
.
tWD_pulse
Note: The external trigger signal may start in WINDOW 1, as long as the rising edge of the
internally generated watchdog pulse (derived from the deglitched trigger on ERROR/WDI pin) is in
WINDOW 2.
A. 在窗口 2 中接收到良好事件 时,会在 1 个系统时钟周期(典型值 250ns)之后开始下一个看门狗序列。因此,窗口 2 的实际长度取决于 MCU 何时发送良好事件。
Figure 5-6. 触发模式下良好事件的示范案例
42
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
RESET
Extension
Time (Conf.
With
RESET
Extension
Time
BIST Run
Time
BIST Run
Time
t = t WIN1 or t < t WIN1
t = tWIN1
t = tWIN2
(Conf.
RSTEXT)
With
NRES
RSTEXT)
(Reset to MCU)
WD_FAIL_CNT[2:0]=5
WINDOW 1 (CLOSE)
WD_FAIL_CNT[2:0]=5
WINDOW 1 (CLOSE)
Watchdog
Windows
WINDOW 2 (OPEN)
WINDOW 1 (CLOSE)
NRES = LOW When
WD_FAIL_CNT[2:0] = 7+1
and WD_RST_EN = 1B
Start New Watchdog
Sequence
A
Increment
C
Increment
WD_FAIL_CNT[2:0]
WD_FAIL_CNT[2:0]=6
WD_FAIL_CNT[2:0]
WD_FAIL_CNT[2:0]=6
t > tWD_pulse
Trigger on ERROR/WDI Pin
tWD_pulse
tWD_pulse
Internally Generated Watchdog Pulse
Case No. 1:
Time-Out Event
Case No. 2:
Watchdog Trigger Event
During WINDOW 1 (CLOSE)
NRES = HIGH When
NRES = HIGH When
WD_FAIL_CNT[2:0] = 7 AND
WD_FAIL_CNT[2:0] = 7 + 1
WD_RST_EN = 0 or 1B
BIST
Run
Time
AND WD_RST_EN = 0B
RESET
Extension
Time
t = t WIN1 or t < t WIN1
t = t WIN1
t = t WIN2
t = t WIN1
t = t WIN2
(Conf. With
RSTEXT)
NRES
(Reset to MCU)
WD_FAIL_CNT[2:0]=5
WINDOW 1 (CLOSE)
Watchdog
Windows
WINDOW 1 (CLOSE)
WINDOW 2 (OPEN)
WINDOW 1 (CLOSE)
WINDOW 2 (OPEN)
WINDOW 1 (CLOSE)
Start New Watchdog
Sequence
Start New Watchdog Sequence
Start New Watchdog Sequence
Increment
WD_FAIL_CNT[2:0]
WD_FAIL_CNT[2:0]=7
Increment
WD_FAIL_CNT[2:0]
WD_FAIL_CNT[2:0]=6
WD_FAIL_CNT[2:0] remains at 7
while WD_RST_EN = 0B
WD_FAIL_CNT[2:0]=7
t > tWD_pulse
C
t < tWD_pulse
A
A
Trigger on ERROR/WDI Pin
tWD_pulse
tWD_pulse
Internally Generated Watchdog Pulse
Case No. 2:
Watchdog Trigger Event
During WINDOW1
(CLOSE)
Case No. 3:
Too Short Trigger Signal Causes
Time-Out Event
Case No. 4:
Time-Out Event
Note: The deglitch time of the WD trigger on ERROR/WDI is tWD_pulse
tWD_pulse (min) = 28 µs and tWD_pulse (max) = 32 µs
.
Any external trigger signal that his high longer than 32 µs will be deglitched and propagate into the watchdog as the Internally
Generated Watchdog Pulse.
A. 在发生超时事件 时,会在 1 个系统时钟周期(典型值 250ns)之后开始下一个看门狗序列。
B. 默认情况下 WD_RST_EN = 0。要启用在 WD_FAIL_CNT[2:0] = 7 +1 时通过看门狗进行复位,WD_RST_EN 必须设置为 1。WD_FAIL_CNT[2:0] = 7 +1 表示法意味着如
果在 WD_RST_EN = 1 时 WD_FAIL_CNT[2:0] = 7,则下一个 (+ 1) 不良事件 或超时事件 将导致转换至复位状态。不过,当 WD_RST_EN = 0 时,WD_FAIL_CNT[2:0]
计数器不会递增至超过 7,并且看门狗不会导致转换至复位状态。
C. 在窗口 1 中接收到不良事件 时,会在 1 个系统时钟周期(典型值 250ns)之后开始下一个看门狗序列。因此,窗口 1 的实际长度取决于 MCU 何时发送不良事件。
Figure 5-7. 触发模式下不良事件 和超时事件 的示范案例
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
43
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.4.15 Q&A 模式
在器件处于诊断状态时将 SAFETY_FUNC_REG 寄存器中的 WD_CFG 位设置为 1 可以将看门狗配置为 Q&
A(问答)模式。在 Q&A 模式下,器件会在 WD_TOKEN_VALUE 寄存器中向 MCU 提供问题(或令牌)。
MCU 会对问题执行一系列固定的算术运算,以计算所需的 32 位应答。该应答分为四个应答字节或响应。
MCU 通过 SPI 以一次一个字节的方式将这些应答字节写入 WD_ANSWER 寄存器。器件验证 MCU 是否在
指定的计时窗口内返回了应答字节以及应答字节是否正确。
当 MCU 在正确的看门狗窗口内按照正确的顺序发送针对当前问题计算的正确应答后,会发生良好事件。
发生以下事件之一时会发生不良事件:
•
•
•
MCU 发送正确的应答字节,但不在正确的看门狗窗口中。
MCU 发送的应答字节计算错误。
MCU 以错误的顺序(序列)返回正确的应答字节。
如果 MCU 在看门狗序列期间停止发送应答字节,则看门狗会将该缺少来自 MCU 的响应的情况视为超时事
件(无响应事件)。这会设置 TIME_OUT 状态位(WD_STATUS 寄存器中的位 1)并使看门狗失效计数器
递增。新的看门狗序列会紧随超时事件 启动。
TIME_OUT 标志有助于 MCU 软件将看门狗应答计时与所需的器件看门狗计时同步。在以这种方式进行同步
时,MCU 会检测所设置的 TIME_OUT 标志。所设置的 TIME_OUT 标志指示超时事件 和新看门狗序列启
动。MCU 应该发送带计时功能的应答字节,以便它们处于新看门狗序列的正确窗口中。
NOTE
如果在发生超时事件 时存在活动 SPI 帧(nCS 为低电平),则不会在 WD_STATUS 寄存器
中锁存(设置)TIME_OUT 标志,但看门狗失效计数器仍会递增。由于 TIME_OUT 标志未锁
存,因此这会影响 MCU 的重新同步功能和状态监控。建议使用Section 5.4.13中所述的同步过
程。
NOTE
在 Q&A 模式下,每个看门狗序列都以窗口 1(打开)开始,后跟窗口 2(关闭)。相对于触发
模式而言,针对 Q&A 模式出现的打开和关闭是颠倒的,但窗口 1 和窗口 2 的顺序与包含每个
窗口的设置的寄存器(WD_WIN1_CFG 和 WD_WIN2_CFG)相同。
5.4.15.1 看门狗 Q&A 相关定义
Q&A 模式定义如下:
问题(令牌) 问题(令牌)是一个 4 位字(请参阅Section 5.4.15.3)。
当 MCU 从 WD_TOKEN_VALUE 寄存器读取问题 (TOKEN[3:0]) 时,看门狗向 MCU 提供问
题(令牌)。
MCU
可以在看门狗序列开始时请求每个新问题(令牌),但这对于计算应答而言不是必需
的。MCU 还可以通过实现问题生成电路来生成问题,如Figure 5-9 中所示。不过,问题(从
而以及应答)字节始终基于在器件的看门狗内部生成的问题。因此,如果 MCU 生成错误的问
题并且提供通过错误的问题计算出的应答字节,那么看门狗会检测到不良事件。
仅当在前一个看门狗序列中发生良好事件,从而使令牌计数器(内部计数器)递增并生成新问
题(令牌)时,才会生成新问题(令牌),如Figure 5-9 中所示。
应答(响应) 应答(响应)是 32 位字,分为四个应答字节或响应:应答 3 (WD_TOKEN_RESP_3)、应答
2 (WD_TOKEN_RESP_2)、应答 1 (WD_TOKEN_RESP_1) 和应答 0 (WD_TOKEN_RESP_
0)。
当 MCU 对看门狗应答寄存器(WD_ANSWER 寄存器中的 WD_ANSW[7:0] 位)进行写入
时,看门狗会接收应答字节。
对于每个问题,看门狗要求 MCU 以正确的计时和顺序(序列)提供四个正确的应答字节。应
答 3、应答 2 和应答 1 可以按照正确的顺序位于窗口 1 或窗口 2 中,而应答 0 必须位于窗口
2 中,这样才能被检测为良好事件。
44
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.4.15.2 Q&A 模式下的看门狗序列
在 MCU 写入第四个应答字节应答 0 (WD_TOKEN_RESP_0) 之后或在发生超时事件之后,Q&A 模式下的
看门狗序列将终止。前一个看门狗序列终止之后,新的看门狗序列将启动。
当器件处于诊断状态时,窗口 1(打开)和窗口 2(关闭)的窗口持续时间可以通过 WD_WIN1_CFG 和
WD_WIN2_CFG 寄存器进行编程。在 Q&A 模式下,窗口持续时间如下:
tWOW_MIN(Q&A 模式)= tWIN1_MIN
其中
•
WOW 是看门狗打开窗口
(11)
(12)
(13)
(14)
t
WOW_MAX(Q&A 模式)= tWIN1_MAX
其中
•
WOW 是看门狗打开窗口
t
WCW_MIN(Q&A 模式)= tWIN2_MIN
其中
•
WCW 是看门狗关闭窗口
t
WCW_MIN(Q&A 模式)= tWIN2_MIN
其中
•
WCW 是看门狗关闭窗口
使用Equation 1 和Equation 2 来计算 tWIN1 = tWOW 时间周期的最小值和最大值。使用Equation 3 和
Equation 4 来计算 tWIN2 = tWCW 时间周期的最小值和最大值。
立即向 WD_WIN1_CFG 或 WD_WIN2_CFG 寄存器写入新的窗口 1 或窗口 2 时间会开始新的看门狗序列并
使看门狗失效计数器递增。即使在 WD_WIN1_CFG 寄存器和 WD_WIN2_CFG SPI 寄存器锁定时写入也会
启动新的看门狗序列,因为器件未处于诊断状态或 SPI 命令 SW_LOCK 阻止对寄存器值进行写入更新。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
45
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
WINDOW 1 (OPEN)
WINDOW 2 (CLOSE)
Programmed through WD_WIN1_CFG register
t = tWIN1
Programmed through WD_WIN2_CFG register
t = tWIN2
The first three correct answer bytes (responses) may be scheduled in WINDOW 1 or
WINDOW 2. The first three answer bytes must be in the correct order (sequence):
The fourth answer byte, Answer-0 (WD_TOKEN_RESP_0)
must be provided in WINDOW 2.
ñ
ñ
ñ
Answer-3 (WD_TOKEN_RESP_3) followed by
Answer-2 (WD_TOKEN_RESP_2) followed by
Answer-1 (WD_TOKEN_RESP_1)
After the MCU writes the fourth answer byte (Answer-0) to
the WD_ANSWER register, the watchdog generates the
next question (token) after which next watchdog sequence
begins.
After WINDOW 1 time elapses, WINDOW 2 begins.
The MCU needs to write the answer bytes (responses) to WD_ANSWER register.
Question
Answer
1*
MCU Provides Answer(2)
MCU Reads
Question(1)
SPI
Q*
3*
2*
0*
Commands
NCS pin
1 Internal Clock Cycle (250 ns)
to Generate New Question for (Q&A [n + 1])
Q&A [n]
Q&A [n + 1]
WATCHDOG SEQUENCE
Q* = RD_WD_TOKEN_VALUE
3* = Answer-3 to WR_WD_ANSWER
2* = Answer-2 to WR_WD_ANSWER
1* = Answer-2 to WR_WD_ANSWER
0* = Answer-0 to WR_WD_ANSWER
(1) MCU 无需读取问题(令牌)。在窗口 1 或窗口 2 的任何位置,MCU 都可以开始提供正确的应答字节应答 3、应答 2、应答 1。只要应
答是良好事件,就会在最后的应答 0 之后的 1 个系统时钟周期内生成新的问题(令牌)并启动新的看门狗序列。不良事件 或超时事件
会导致启动新的看门狗序列,不过不会生成新的问题(令牌)。
(2) MCU 可能会在 WR_WD_ANSWER 命令之间放置其他 SPI 命令(即使重新请求问题也是如此)。只要四个正确的应答字节遵循正确的
顺序并且第四个正确的应答字节在窗口 2 中提供,那么这些 SPI 命令对良好事件 检测就没有影响。
Figure 5-8. Q&A 模式下的看门狗序列
5.4.15.3 问题(令牌)生成
看门狗使用 4 位令牌计数器(Figure 5-9 中的 TOKEN_CNT[3:0] 位)和 4 位马尔可夫链来生成 4 位问题
(令牌)。MCU 可以在 WD_TOKEN_VALUE 寄存器 TOKEN[3:0] 位中读取该问题。当令牌计数器递增
时,看门狗会生成新的问题,这仅在看门狗检测到良好事件 时发生。当看门狗检测到不良事件 或超时事件
时,它不会生成新的问题。对于在 MCU 对 WD_WIN1_CFG 或 WD_WIN2_CFG 寄存器进行写入之后启动
的看门狗序列,看门狗不会生成新的问题。
当令牌计数器从 1111b 转换为 0000b 时,它会向马尔可夫链提供一个时钟脉冲。当器件完成 LBIST(在从
复位转换至诊断状态时进行手动 LBIST 运行或自动 LBIST 运行)后,问题计数器和马尔可夫链将设置为奇
异默认值 0000b。为了离开奇异点,实施了反馈逻辑组合。
Figure 5-9 显示了用于问题(令牌)生成的逻辑组合。问题位于 WD_TOKEN_VALUE 寄存器 TOKEN[3:0]
位中。
令牌计数器与 WD_ANSW_CNT[1:0] 状态位(位于 WD_STATUS 寄存器中)的逻辑组合可生成参考应答字
节,如Figure 5-9 中所示。
46
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
4-bit LFSR Polynomial Equation1
FDBK[2:1] = 2b‘00: y = x4 + x3 + 1 (Default Value)
FDBK[2:1] = 2b‘01: y = x4 + x2 + 1
FDBK[2:1] = 2b‘10 : y = x3 + x2 + 1
FDBK[2:1] = 2b‘11: y = x4 + x3 + x2 + 1
Equivalent for Default LFSR Polynomial (Default FDBK value)
Bit 3
0
Bit 2
Bit 1
Bit 0
0
0
0
Q
D
Q
D
Q
D
Q
D
Flip Flop
Flip Flop
Flip Flop
Flip Flop
good event
and
TOKEN_CNT[3:0] = 4'b1111
4-bit SEED Value Loaded when the device goes to the RESET state
( Programmable Through TOKEN_SEED[3:0] )
( Default Value 4'b00001
)
.it 0
.it 1
0
.it 2
0
.it 3
0
00
Bit 1
Bit 3
Bit 2
Bit 1
{9951
1
0
1
0
0
1
1
0
1
0
1
1
1
1
0
0
0
01
TOKEN[0]
10
11
0
0
0
Token Counter
2
1
0
0
(Default = 4'b0000)
00
TOKEN_ CNT[1]
01
10
11
TOKEN_ CNT[3]
TOKEN_ CNT[2]
TOKEN_ CNT[1]
3
0
1
0
CNT [0]
TOKEN_ CNT[0]
TOKEN_ CNT[1]
TOKEN_ CNT[2]
TOKEN_ CNT[3]
Good
Event
4
0
0
1
INCR + 1
trigger
CNT [1]
CNT [2]
CNT [3]
5
1
0
0
00
Bit 3
Bit 2
Bit 3
Bit 3
01
10
11
TOKEN[1]
6
1
1
0
7
0
1
1
8
1
0
1
00
01
10
11
TOKEN_ CNT[3]
TOKEN_ CNT[2]
TOKEN_ CNT[3]
TOKEN_ CNT[3]
9
0
1
0
10
11
12
13
14
15
1
0
1
1
1
0
00
01
10
11
Bit 0
Bit 1
Bit 0
Bit 0
TOKEN[2]
1
1
1
1
1
1
0
1
1
00
01
10
11
TOKEN_ CNT[0]
TOKEN_ CNT[1]
TOKEN_ CNT[0]
TOKEN_ CNT[0]
0
0
1
Default question order with default TOKEN_SEED[3:0]
and FDBK[3:0] values
00
01
10
11
Bit 2
Bit 0
Bit 1
Bit 2
TOKEN[3]
00
01
10
11
TOKEN_ CNT[2]
TOKEN_ CNT[0]
TOKEN_ CNT[1]
TOKEN_ CNT[2]
Feedback settings controllable through
FDBK [3:2] setting in
WD_TOKEN_FDBK register
(default value 0x0)
(1) 值 0000b 是特殊种子,等于 0001b,在上电期间包含默认负载 0000b。
Figure 5-9. 看门狗问题(令牌)生成
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
47
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
TOKEN [0]
Reference-Answer-x [0]
X = 3, 2, 1, 0
WD_ANSW_CNT [1]
( from WD_STATUS register )
TOKEN [3]
TOKEN [0]
Reference-Answer-x [1]
X = 3, 2, 1, 0
TOKEN [2]
TOKEN [1]
WD_ANSW_CNT [1]
( from WD_STATUS register )
TOKEN [0]
Reference-Answer-x [2]
X = 3, 2, 1, 0
TOKEN [3]
TOKEN [1]
WD_ANSW_CNT [1]
( from WD_STATUS register )
TOKEN [2]
TOKEN [0]
Reference-Answer-x [3]
X = 3, 2, 1, 0
TOKEN [3]
WD_ANSW_CNT [1]
( from WD_STATUS register )
TOKEN [1]
Reference-Answer-x [4]
X = 3, 2, 1, 0
WD_ANSW_CNT [0]
( from WD_STATUS register )
TOKEN [3]
Reference-Answer-x [5]
X = 3, 2, 1, 0
WD_ANSW_CNT [0]
( from WD_STATUS register )
TOKEN [0]
Reference-Answer-x [6]
X = 3, 2, 1, 0
WD_ANSW_CNT [0]
( from WD_STATUS register )
TOKEN [2]
Reference-Answer-x [7]
X = 3, 2, 1, 0
WD_ANSW_CNT [0]
( from WD_STATUS register )
Calculated Answer-x byte
Figure 5-10. 看门狗应答计算
48
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.4.15.4 应答比较和参考应答
2 位看门狗应答计数器 WD_ANSW_CNT[1:0](位于 WD_STATUS 寄存器中)会对接收到的应答字节数进
行计数并控制参考应答 x 字节的生成,如Figure 5-10 中所示。在每个看门狗序列的开始,WD_ANSW_CNT
[1:0] 的默认值为 11b,该值指示看门狗期望 MCU 在 WD_ANSWER 寄存器中写入应答 3 (WD_RESP_3)。
5.4.15.4.1 2 位看门狗应答计数器的序列
对于每个计数器值,2 位看门狗应答计数器 WD_ANSW[1:0] 的序列如下:
•
•
•
•
WD_ANSW_CNT[1:0] = 11b:
–
–
–
–
看门狗计算参考应答 3
发生写入访问:MCU 在 WD_ANSWER 寄存器中写入应答 3 (WD_TOKEN_RESP_3) 字节。
看门狗将参考应答 3 与 WD_ANSWER 寄存器中的应答 3 字节进行比较。
看门狗将 WD_ANSW_CNT[1:0] 位递减至 10b 并更新 ANSWER_ERR 标志位。
WD_ANSW_CNT[1:0] = 10b:
–
–
–
–
看门狗计算参考应答 2
发生写入访问:MCU 在 WD_ANSWER 寄存器中写入应答 2 (WD_TOKEN_RESP_2) 字节。
看门狗将参考应答 2 与 WD_ANSWER 寄存器中的应答 2 字节进行比较。
看门狗将 WD_ANSW_CNT[1:0] 位递减至 01b 并更新 ANSWER_ERR 标志位。
WD_ANSW_CNT[1:0] = 01b:
–
–
–
–
看门狗计算参考应答 1
发生写入访问:MCU 在 WD_ANSWER 寄存器中写入应答 1 (WD_TOKEN_RESP_1) 字节。
看门狗将参考应答 1 与 WD_ANSWER 寄存器中的应答 1 字节进行比较。
看门狗将 WD_ANSW_CNT[1:0] 位递减至 00b 并更新 ANSWER_ERR 标志位。
WD_ANSW_CNT[1:0] = 00b:
–
–
–
–
–
看门狗计算参考应答 0
发生写入访问:MCU 在 WD_ANSWER 寄存器中写入应答 0 (WD_TOKEN_RESP_0) 字节。
看门狗将参考应答 0 与 WD_ANSWER 寄存器中的应答 0 字节进行比较。
看门狗更新 ANSWER_ERR 标志位。
看门狗启动新的看门狗序列并将 WD_ANSW_CNT[1:0] 设置为 11b。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
49
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
Table 5-11. 使用 WD_TOKEN_FDBK 寄存器的默认设置来设置问题(令牌)和相应的应答字节
WD 应答(将要写入 WD_ANSW 寄存器)
WD_TOKEN_VALUE
寄存器中的问题(令
牌)
应答 3
(WD_TOKEN_RESP_3)
应答 2
应答 1
应答 0
(WD_TOKEN_RESP_0)
(WD_TOKEN_RESP_2)
(WD_TOKEN_RESP_1)
WD_ANSW_CNT
[1:0] = 11b
WD_ANSW_CNT
[1:0] = 10b
WD_ANSW_CNT
[1:0] = 01b
WD_ANSW_CNT
[1:0] = 00b
令牌 [3:0]
0h
1h
2h
3h
4h
5h
6h
7h
8h
9h
Ah
Bh
Ch
Dh
Eh
Fh
FFh
B0h
E9h
A6h
75h
3Ah
63h
2Ch
D2h
9Dh
C4h
8Bh
58h
17h
4Eh
01h
0Fh
40h
19h
56h
85h
CAh
93h
DCh
22h
6Dh
34h
7Bh
A8h
E7h
BEh
F1h
F0h
BFh
E6h
A9h
7Ah
35h
6Ch
23h
DDh
92h
CBh
84h
57h
18h
41h
0Eh
00h
4Fh
16h
59h
8Ah
C5h
9Ch
D3h
2Dh
62h
3Bh
74h
A7h
E8h
B1h
FEh
5.4.15.5 看门狗 Q&A 模式序列事件和 WD_STATUS 寄存器更新
对于列出的不同情形,看门狗序列事件如下:
•
•
•
•
当所有应答字节的值正确(ANSWER_ERR 位清零)并且时序也正确时,会发生良好事件。对于此类良
好事件,会发生以下事件:
–
–
–
–
看门狗失效计数器 WD_FAIL_CNT[2:0] 递减一。
令牌计数器递增一,从而导致生成新的问题(令牌)。
SEQ_ERR 位复位。
ANSWER_EARLY 位复位。
当所有应答字节的值正确(ANSWER_ERR 位清零)但时序不正确时,会发生不良事件。对于此类不良
事件,会发生以下事件:
–
–
–
–
看门狗失效计数器 WD_FAIL_CNT[2:0] 递增一。
令牌计数器不变,因此问题(令牌)不变。
设置 SEQ_ERR 位。
设置 ANSWER_EARLY 位。
当一个或多个应答字节的值不正确(ANSWER_ERR 位设置为 1)但时序正确时,会发生不良事件。对
于此类不良事件,会发生以下事件:
–
–
–
–
看门狗失效计数器 WD_FAIL_CNT[2:0] 递增一。
令牌计数器不变,因此问题(令牌)不变。
设置 SEQ_ERR 位。
设置 ANSWER_EARLY 位。
当一个或多个应答字节的值不正确(ANSWER_ERR 状态位设置为 1)并且时序不正确时,会发生不良
事件。对于此类不良事件,会发生以下事件:
–
–
–
–
看门狗失效计数器 WD_FAIL_CNT[2:0] 递增一。
令牌计数器不变,因此问题(令牌)不变。
设置 SEQ_ERR 位。
设置 ANSWER_EARLY 位。
50
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
•
•
如果发生超时事件,则会发生以下事件:
–
–
–
看门狗失效计数器 WD_FAIL_CNT[2:0] 递增一。
令牌计数器不变,因此问题(令牌)不变。
设置 TIME_OUT 位。
如果 MCU 对寄存器 WD_WIN1_CFG 或 WD_WIN2_CFG 进行写入,则会发生以下事件:
–
–
看门狗失效计数器 WD_FAIL_CNT[2:0] 递增一。
设置 WD_CFG_CHG 位。
Table 5-12. WD_STATUS 位与可能的看门狗序列事件
看门狗序列事件
WD_STATUS 寄存器位
所有 MCU
应答字节是
否都正确?
应答 0 在窗口 2
(关闭)期间到达
应答 0 在窗口 1(打 在等待应答时是否发
窗口 1 或窗口 2 持 WD_CFG_
ANSWER_
EARLY
SEQ_ERR
TIME_OUT
开)期间到达
生超时?
续时间是否更改?
CHG
是
是
否
否
是
否
是
否
否
是
否
是
否
否
否
否
否
否
否
否
0
0
0
0
0
0
1
1
0
0
0
0
0
1
0
1
是(前 3 个
应答 x)
否
否
是
否
0
0
1
0
否
否
否
是
否
是
0
1
1
0
1
0
0
0
—
—
—
—
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
51
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.4.16 MCU 错误信号监控器 (MCU ESM)
该模块通过 ERROR/WDI 输入引脚来监控从外部 MCU 发送至器件的错误情况。MCU ESM 可配置为监视两
个不同的信号,具体取决于监视哪个功能安全架构 MCU 系列以及特定的 MCU 系列如何在错误或故障输出
引脚上指示不正常的运行。MCU ESM 模式可通过 SAFETY_FUNC_CFG 寄存器中的 ERROR_CFG 位进
行选择。
在
TMS570
模式下,ESM
检测具有可编程低电平脉冲持续时间阈值的低电平脉冲信号(请参阅
Section 5.4.16.1)。当 ERROR_CFG 位设置为 1 时会选择该模式。在 PWM 模式下,ESM 检测具有可编
程频率和占空比的 PWM 信号(请参阅Section 5.4.16.2)。当 ERROR_CFG 位清零(默认设置)时会选择
该模式。PWM 模式可用作外部时钟监控器功能。
默认情况下 MCU ESM 处于停用状态。要将其激活,请将 SAFETY_CHECK_CTRL 寄存器中的
NO_ERROR 位清零。
NOTE
建议仅当看门狗配置为 Q&A 模式时才激活 MCU ESM,否则 ERROR/WDI 引脚会用于看门狗
触发输入和 MCU 信号发送。
低电平信号发送持续时间阈值(对于 TMS570 模式)或预期的低电平脉冲持续时间(对于 PWM 模式)可
通过 SAFETY_ERR_PWM_L 寄存器进行设置。预期的 PWM 高电平脉冲持续时间(对于 PWM 模式)可通
过 SAFETY_ERR_PWM_H 寄存器进行设置。当 SAFETY_ERR_STAT 寄存器中的 ERROR_PIN_FAIL 位
设置为 1 时,会指示检测到的 MCU 信号发送错误。
NOTE
SAFETY_ERR_PWM_x 寄存器更新(仅在诊断模式下可行)会立即生效。因此,如果 MCU
向 SAFETY_ERR_PWM_x 写入小于当前脉冲持续时间计数器值的新值,则 MCU ESM 会立
即在 ERROR/WDI 引脚上检测到错误情况。然后脉冲持续时间计数器会重新初始化为 0 并将
ERROR_PIN_FAIL 位设置为 1。
当 TPS65381A-Q1 器件处于诊断状态时,MCU 可以对信号发送错误进行仿真(仿真故障注入),从而通过
在 NO_ERROR 位清零(MCU ESM 启用)时检查 ERROR_PIN_FAIL 位的状态对错误信号监控器进行诊
断检查(无需转换至安全状态)。
NOTE
要在处于诊断状态时对引脚执行 MCU ESM 诊断检查,可以使用以下过程。ERROR/WDI 引
脚是边沿触发型引脚。
1. 通过在 SAFETY_ERR_STAT 寄存器中将 ERROR_PIN_FAIL 位清零来清除该位。
2. 确认当 MCU ESM 启用时 ERROR_PIN_FAIL 位未复位至 1。
3. 在 ERROR/WDI 引脚上注入特定于 MCU ESM 运行模式的故障。
4. 确认即使 ENABLE_DRV 位设置为 1 ERROR_PIN_FAIL 位也设置为 1 并且 ENDRV 引脚
处于低电平。
5. 删除注入的故障。
6. 写入 0 以清除 ERROR_PIN_FAIL 位。
7. 通过读回 SAFETY_ERR_STAT 寄存器来确认 ERROR_PIN_FAIL 位已清除。
8. 确认当 ENABLE_DRV 位设置为 1 时 ENDRV 引脚返回高电平(假设不存在其他阻止
ENDRV 为高电平的情况)(请参阅Figure 5-14)。
当 TPS65381A-Q1 器件处于活动状态时,监测到的 MCU 信号发送错误会导致转换至安全状态。专用 4 位
错误计数器(SAFETY_ERR_STAT 寄存器中的 DEV_ERR_CNT[3:0] 位)对从活动状态到安全状态的转换
进行计数。
该模块处于逻辑 BIST (LBIST) 覆盖范围之内。
52
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.4.16.1 TMS570 模式
当 ERROR/WDI 引脚处于低电平的时间长于由 SAFETY_ERR_PWM_L 寄存器以编程方式设置的时长时,
会检测到错误情况。可编程时间范围为 5µs 至 1.28ms(典型值),阶跃为 5µs (±5%)。
必须根据 TMS570 MCU 检测错误或故障以及可能从错误或故障恢复或更正错误或故障所需的最长时间将
SAFETY_ERR_PWM_L 寄存器设置为所需的值。
低电平持续时间如下:
tTMS570_LOW_MIN = (PWML[7:0]) × 5µs × 0.95
tTMS570_LOW_MAX= (PWML[7:0] + 1) × 5µs × 1.05
(15)
(16)
使用Equation 15 和Equation 16 来计算低电平持续时间 tTMS570_LOW 的最小值和最大值。Figure 5-11 显示了
错误检测案例情形。
NOTE
SAFETY_ERR_PWM_L 寄存器 (PWML[7:0]) 应配置为寄存器中最低为 1 (01h)。
ERROR/WDI 引脚上的低电平脉冲监控实现方式如下:
•
当 NO_ERROR 位清零后,ERROR/WDI 引脚上的每个下降沿都会在一个系统时钟周期 (250ns ±5%) 内
将低电平脉冲持续时间计数器重新初始化为 0。
•
•
在重新初始化之后,低电平脉冲计数器会在一个系统时钟周期 (250ns ±5%) 之后重新启动。
只要 ERROR/WDI 引脚处于低电平,低电平脉冲持续时间计数器就会每 5µs(精度为 ±5%)递增一次。
ERROR/WDI 引脚上的上升沿会停止低电平脉冲持续时间计数器。
•
当低电平脉冲持续时间计数器等于 SAFETY_ERR_PWM_L 寄存器设置时,会检测到一个错误。
在检测到 MCU 信号发送错误之后,会在一个系统时钟周期 (250ns ± 5%) 内设置 SAFETY_ERR_STAT 寄
存器中的 ERROR_PIN_FAIL 位。当器件处于活动状态时,再经过一个系统时钟周期之后会发生到安全状态
的转换。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
53
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
MCU Issues ERROR Pin Reset Request When
Recovers From Detected Failure or After
Correcting Detected Failure
MCU ERROR Pin
Reset Request
TMS570
ERROR
Pin Output to
ERROR/WDI
Case No. 1:
Error event occurred, but MCU recovered or
corrected the failure in the allowed time
interval by sending ERROR pin reset request
which returned the input to ERROR/WDI high.
Device
State
ACTIVE
Allowed MCU Response
Time to ERROR Event
TMS570
ERROR
Pin Output to
ERROR/WDI
Case No. 2:
Error event occurred and MCU did NOT recover
and/or was not able to correct the problem within
the allowed time interval
t
0
tTMS570_LOW
SAFETY_PWM_ERR_L
(PWML[7:0])
Low-Pulse Counter
Started
Internal
Error
Event
Trigger
Device
State
ACTIVE
SAFE
Figure 5-11. TMS570 模式下的错误检测案例情形
54
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.4.16.2 PWM 模式
在 ERROR/WDI 引脚上发生以下情况之一时,会检测到错误情况:
•
•
ERROR/WDI 引脚高电平脉冲持续时间超出由 PWM_H 寄存器以编程方式设置的阈值。
ERROR/WDI 引脚低电平脉冲持续时间超出由 PWM_L 寄存器以编程方式设置的阈值。
如果同时发生以下两种情况,则 MCU ESM 不会在 ERROR/WDI 引脚上检测到 MCU 信号发送错误:
•
•
ERROR 引脚高电平脉冲持续时间小于由 PWM_H 寄存器以编程方式设置的阈值。
ERROR 引脚低电平脉冲持续时间小于由 PWM_L 寄存器以编程方式设置的阈值。
预期高电平和低电平脉冲持续时间的可编程时间范围为 15µs 至 3.8ms(典型值),分辨率阶跃为 15µs (±
5%)。当器件处于诊断状态时,高电平和低电平脉冲持续时间可通过
SAFETY_ERR_PWM_L 寄存器以编程方式进行设置。脉冲持续时间如下:
tPWM_HIGH_MIN = (PWMH[7:0]) × 15µs × 0.95
SAFETY_ERR_PWM_H
和
(17)
(18)
(19)
(20)
tPWM_HIGH_MAX = (PWMH[7:0] + 1) × 15µs × 1.05
tPWM_LOW_MIN = (PWML[7:0]) × 15µs × 0.95
tPWM_LOW_MAX= (PWML[7:0] + 1) × 15µs × 1.05
使用Equation 17 和Equation 18 来计算高电平脉冲持续时间 tPWM_HIGH 的最小值和最大值。使用
Equation 19 和Equation 20 来计算低电平脉冲持续时间 tPWM_LOW 的最小值和最大值。
NOTE
SAFETY_ERR_PWM_H (PWMH[7:0]) 和 SAFETY_ERR_PWM_L (PWML[7:0]) 寄存器应配置
为寄存器中最低为 1 (01h)。
高电平脉冲持续时间和低电平脉冲持续时间监视的实现方式如下:
低电平脉冲监视:
•
当 ERROR/WDI 引脚处于低电平时,ERROR/WDI 引脚上的每个下降沿或将 NO_ERROR 位从 1 设置
为 0 会在一个系统时钟周期 (250ns ±5%) 内将低电平脉冲持续时间计数器重新初始化为 0。
•
•
•
在重新初始化之后,低电平脉冲计数器会在一个系统时钟周期 (250ns ±5%) 之后重新启动。
当 ERROR/WDI 引脚保持为低电平时,低电平脉冲持续时间计数器会每 15µs (±5%) 递增一次。
当低电平脉冲持续时间计数器等于 SAFETY_ERR_PWM_L 寄存器设置时,会检测到一个错误。
高电平脉冲监视:
•
当 ERROR/WDI 引脚处于高电平时,ERROR/WDI 引脚上的每个上升沿或将 NO_ERROR 位从 1 设置
为 0 会在一个系统时钟周期 (250ns ±5%) 内将高电平脉冲持续时间计数器重新初始化为 0。
•
•
•
在重新初始化之后,高电平脉冲计数器会在一个系统时钟周期 (250ns ±5%) 之后重新启动。
当 ERROR/WDI 引脚保持为高电平时,高电平脉冲持续时间计数器会每 15µs(精度为 ±5%)递增一。
当高电平脉冲持续时间计数器等于 SAFETY_ERR_PWM_H 寄存器设置时,会检测到一个错误。
NOTE
ERROR/WDI 引脚是边沿触发型引脚,用于将 MCU 与 MCU ESM 模块同步,在诊断模式
下,MCU 应开始发送所需的 PWM 信号。在第一个下降沿或上升沿,MCU ESM 会检测到该
边沿并与该边沿同步启动内部计时器,因此 MCU 与 MCU ESM 会同步。MCU ESM 会在每个
上升沿和下降沿与
MCU
重新同步。当处于诊断状态时,如果发生同步,则应该会清除
ERROR_PIN_FAIL 标志。
在检测到 MCU 信号发送错误之后,会在一个系统时钟周期 (250ns ±5%) 内设置 SAFETY_ERR_STAT 寄
存器中的 ERROR_PIN_FAIL 位。当器件处于活动状态时,再经过一个系统时钟周期之后会发生到安全状态
的转换。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
55
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
tPWM_HIGH
SAFETY_PWM_ERR_H
tPWM_HIGH
SAFETY_PWM_ERR_H
(PWMH[7:0])
(PWMH[7:0])
tPWM_LOW
tPWM_LOW
SAFETY_PWM_ERR_L (PWML[7:0])
SAFETY_PWM_ERR_L (PWML[7:0])
High-Pulse
Counter Stopped,
Low-Pulse Counter
started
High-Pulse
Counter Stopped,
Low-Pulse
ERROR
Signal from MCU
on ERROR/WDI
Counter started
Low-Pulse
Counter Stopped,
High-Pulse
Low-Pulse
Counter Stopped,
High-Pulse
Low-Pulse Counter
Stopped, High-Pulse
Counter started
Counter started
Counter started
tHIGH
tLOW
tHIGH
tLOW
Internal Error
Event Trigger
Device
State
ACTIVE
Case No. 1:
MCU sends PWM Error signal with correct timing
tPWM_HIGH
SAFETY_PWM_ERR_H
(PWMH[7:0])
ERROR
Signal from MCU
on ERROR/WDI
Low-Pulse Counter
Stopped, High-Pulse
Counter started
tHIGH
Internal Error
Event Trigger
Device
State
ACTIVE
SAFE
Case No. 2:
MCU PWM Error Signal HIGH Pulse Duration Exceeds Time Configured in SAFETY_PWM_ERR_H Register
tPWM_HIGH
SAFETY_PWM_ERR_H
(PWMH[7:0])
tPWM_LOW
SAFETY_PWM_ERR_L (PWML[7:0])
High-Pulse Counter
Stopped, Low-Pulse
Counter started
ERROR
Signal from MCU
on ERROR/WDI
Low-Pulse
Counter Stopped,
High-Pulse
Counter started
tHIGH
tLOW
Internal Error
Event Trigger
Device
State
ACTIVE
SAFE
Case No. 3:
MCU PWM Error Signal LOW Pulse Duration Exceeds Time Configured in SAFETY_PWM_ERR_L Register
Figure 5-12. PWM 模式下的错误检测案例情形
56
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.4.17 器件配置寄存器保护
该功能通过 SPI 写入访问保护和 CRC 校验来保护安全 SPI 映射寄存器。
寄存器访问保护包括两种独特的 功能:
•
•
在设置写入访问锁定保护之后无法对寄存器进行写入。可以通过软件或上电复位来清除锁定。
针对配置寄存器的 CRC 保护。
在 SPI 写入更新之后会在安全数据上发生 CRC,以验证是否已对 SPI 寄存器内容进行正确编程。CRC 控制
器是一个诊断模块,可通过执行 CRC 来验证 SPI 映射寄存器空间的完整性。内容读入 CRC 控制器之后,
会获取表示安全寄存器内容的签名。CRC 控制器的职责是为一组数据计算签名,然后将计算出的签名值与
预先确定的良好签名值进行比较。预先确定的 CRC 签名值存储在 SAFETY_CFG_CRC 寄存器中。外部
MCU 使用 SAFETY_CHECK_CTRL 寄存器来启用 CRC 校验并使用 SAFETY_STAT_2 寄存器来监视状
态。启用之后,会对配置寄存器执行 CRC 校验。如果检测到签名错误,将在 SAFETY_STAT_2 SPI 寄存器
中设置 CFG_CRC_ERR 标志。器件状态和 ENDRV 引脚状态保持不变。如果检测到处于诊断状态的
TPS65381A-Q1 器件发生校验和错误,那么将 CFG_CRC_EN 位清零会使 TPS65381A-Q1 器件进入安全状
态(ENDRV 引脚被拉低)。
采用了标准 CRC-8 多项式:X8 + X2 + X1 + 1
CRC 监控器测试处于逻辑 BIST 覆盖范围之内。
64 位字符串由 CRC 进行保护。以下寄存器受到保护:
•
•
•
•
•
•
•
•
•
•
SAFETY_FUNC_CFG
DEV_REV
SAFETY_PWD_THR_CFG
SAFETY_ERR_CFG
WD_TOKEN_FDBK
WD_WIN2_CFG
WD_WIN1_CFG
SAFETY_ERR_PWM_L
DEV_CFG2
DEV_CFG1(仅第 6 位)
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
57
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
Table 5-13 列出了 CRC 总线结构。
Table 5-13. CRC 总线结构
寄存器名称
64 位总线排序
[63:57]
[56:49]
[48:45]
[44:37]
[36:29]
[28:24]
[23:17]
[16:9]
SAFETY_FUNC_CFG [6:0]
DEV_REV [7:0]
SAFETY_PWD_THR_CFG [3:0]
SAFETY_ERR_CFG [7:0]
WD_TOKEN_FDBK [7:0]
WD_WIN2_CFG [4:0]
WD_WIN1_CFG [6:0]
SAFETY_ERR_PWM_L [7:0]
DEV_CFG2 [7:0]
[8:1]
DEV_CFG1 [6]
0
在外部 MCU 中,CRC 计算必须按字节执行并且从 64 位总线排序值的最低字节开始。最高有效位在位顺序
中处于第一位。一次计算生成的 CRC 是下一次计算的种子值。初始种子值为 FFh。第八次按字节进行的计
算的 CRC 结果是 CRC 签名值,该值必须存储在 SAFETY_CFG_CRC 寄存器中(请参阅Figure 5-13)。
64-Bit Bus Ordering Value:
63
0
Byte 7
Byte 6
Byte 5
Byte 4
Byte 3
Byte 2
Byte 1
Byte 0
Flip-Flop the Preload Value
(Seed Value)
Byte 0, Byte 1, Byte 2, Byte 3, Byte 4, Byte 5, Byte 6, Byte 7
1
1
1
1
1
1
1
1
Q
D
Q
D
Q
D
Q
D
Q
D
Q
D
Q
D
Q
D
Flip Flop
Bit 7
Flip Flop
Bit 6
Flip Flop
Bit 5
Flip Flop
Bit 4
Flip Flop
Bit 3
Flip Flop
Bit 2
Flip Flop
Bit 1
Flip Flop
Bit 0
Figure 5-13. CRC 计算逻辑
Table 5-14 列出了一些 CRC 计算示例。
Table 5-14. CRC 计算示例
64 位总线排序值
CRC-8 结果
DBh
0000 0000 0000 0000h
FFFF FFFF FFFF FFFFh
0A0A 0505 0A0A 0505h
0505 0A0A 0505 0A0Ah
A0A0 5050 A0A0 5050h
0A23 E000 18FE 7B80h
0Ch
D4h
17h
2Bh
1Bh
58
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
如果 CRC 控制器在配置寄存器上检测到签名错误,则在执行后续的 EEPROM CRC 时必须非常小心。如果
在配置寄存器中检测到签名错误,那么当 SAFETY_CHECK_CTRL 寄存器中的 CFG_CRC_EN 位清零后,
在通过将 SAFETY_BIST_CTRL 寄存器中的 EE_CRC_CHK 位设置为 1 来执行 EEPROM CRC 之前,器件
首先会报告 EEPROM 签名错误,即使 EEPROM 位没有错误也是如此。因此,如果在对配置寄存器执行
CRC 之后执行 EEPROM CRC,必须始终按以下顺序执行这些步骤:
1. 在 MCU 中计算 CRC8 并将其存储在 SAFETY_CFG_CRC 寄存器中。
2. 将 SAFETY_CHECK_CTRL 寄存器中的 CFG_CRC_EN 位设置为 1,以便对配置寄存器执行 CRC。
3. 在 SPI 命令将 CFG_CRC_EN 位设置为 1 之后(例如,在 NCS 上产生上升沿之后),等待至少 2.1µs
以便配置寄存器完成 CRC。
4. 在 SAFETY_STAT_2 寄存器的 CFG_CRC_ERR 位中读取配置寄存器 CRC 的结果。如果必须对配置寄
存器执行连续 CRC,则将 SAFETY_CHECK_CTRL 寄存器中的 CFG_CRC_EN 位清零并重复从 步骤 1
开始执行。如果必须对 EEPROM 寄存器执行 CRC,则转到 步骤 5。
NOTE
后续的正确 EEPROM CRC(如 步骤 5 中所述)会清除该 CFG_CRC_ERR 位。因此,TI 建
议在执行 EEPROM CRC 之前读取该 CFG_CRC_ERR 位。
5. 将 SAFETY_BIST_CTRL 寄存器中的 EE_CRC_CHK 位设置为 1,以便对 EEPROM 寄存器执行
CRC。
6. 在 SPI 命令将 EE_CRC_CHK 位设置为 1 之后(例如,在 NCS 上产生上升沿之后),等待至少 811µs
以便 EEPROM CRC 完成。
7. 通过读取 EE_CRC_CHK 位来观察 EERPOM CRC 是否完成。当 EEPROM CRC 完成后,该
EE_CRC_CHK 位会清零。
8. 将 SAFETY_CHECK_CTRL 寄存器中的 CFG_CRC_EN 位清零。
9. 在 SAFETY_STAT_2 寄存器的 EE_CRC_ERR 位中读取 EEPROM CRC 的结果。
10. 返回到 步骤 1。
NOTE
返回到 步骤 1 不是必需的;也可以选择返回到 步骤 2。
NOTE
当处于诊断状态时,可以在 SAFETY_CFG_CRC 寄存器中存储的值与通过 CRC8 涵盖的配置
寄存器计算出的值之间出现不匹配时执行校验,以确认 CFG_CRC_ERR 位是否设置为 1。如
果在 CFG_CRC_ERR 位设置为 1 时清除 CFG_CRC_EN,则器件会转换至安全状态,设置
EE_CRC_ERR 位,并且清除 CFG_CRC_EN 位。为了避免该到安全状态的转换,必须通过运
行
EEPROM CRC(通过设置 EE_CRC_CHK 位)来清除 CFG_CRC_ERR 位。在运行
EPPROM CRC 时,会设置 EE_CRC_ERR 位。假设 EEPROM CRC 正常,EE_CRC_ERR
和 CFG_CRC_ERR 位都会清除。为了针对匹配的 CRC 检查 CFG_CRC_ERR 位是否为 0,
匹配的 CRC 值应存储在 SAFETY_CFG_CRC 寄存器中。然后,必须将 CFG_CRC_EN 位清
零并再次设置为 1,这将重新对配置寄存器运行 CRC,从而导致 CFG_CRC_ERR 位为 0。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
59
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.4.18 启用和复位驱动器电路
Figure 5-14 显示了复位和启用电路。
NRES_ERR
To DIAG_OUT Through DMUX
VDD5_OT
NMASK_VDD5_OT
VDDIO
VDD3/5_UV
VDD1_UV
~ 4.5 kΩ
NMASK_VDD1_UV_OV
NRES
RESET State and Global RESET Conditions
STANDBY State and Global STANDBY Conditions
≥1
POST_RUN_RST
IGN_PWRL
Re-cranking on IGN
WD_FAIL_CNT[2:0] = 7 + 1
WD_RST_EN
VDDIO
VBATP_OV
MASK_VBATP_OV
~ 4.5 kΩ
VDD5_OV
ENDRV
VDD3/5_OV
VDD1_OV
NMASK_VDD1_UV_OV
WD_FAIL_CNT[2:0] > 4
SAFE State
≥1
ABIST_RUN or LBIST_RUN (ACTIVE State or DIAGNOSTIC State)
STANDBY State
ENABLE_DRV
Bit Type
Status or Monitoring Event or Flag
User Configurable Input Bit
ENDRV_ERR
Figure 5-14. 复位和启用电路
ENDRV 引脚 采用 读回电路将外部 ENDRV 电平与在内部施加的 ENDRV 电平进行比较。该功能可检测
ENDRV 上拉或下拉组件中的任何可能故障。MCU 通过 ENDRV_ERR 位(SAFETY_STAT_4 寄存器中的
位 1)检测故障。
当 ENDRV 输出打开并驱动至高电平后激活 ABIST 功能时,ENDRV 引脚会在 ABIST 持续时间内被拉低。
这是 ENDRV 诊断的一部分,可验证用于禁用 ENDDRV 输出的所有监视功能并确认 ENDRV 输出可使用
ENDRV 读回路径进行控制。
NRES 引脚 具有 外部 NRES 电平读回功能。在 DIAG_OUT 引脚以及 NRES_ERR 位(SAFETY_STAT_3
寄存器中的位 5)上读取该值。
对于 ENDRV 引脚和 NRES 引脚,逻辑读回阈值电平通常为 400mV。
Figure 5-15 显示了 NRES 和 ENDRV 引脚针对任何 VDDx 欠压或过压条件的时序响应图。
60
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
VDD3/5 or VDD1
Undervoltage
Condition
Hysteresis
t1
Required Signal
De-glitch Time
t1 < Signal De-Glitch
Time
t2
Required Signal
De-glitch Time
t2 > Signal
De-Glitch Time
NRES
After
WD_FAIL_CNT<5 and
ENABLE_DRV bit set
NRES Extension
Time
ENDRV
Diagnostic State
Active State or Diagnostic State
Reset State
VDD5, VDD3/5 or
VDD1 Overvoltage
Condition
Hysteresis
t1
Required Signal
De-glitch Time
t1 < Signal De-Glitch
Time
t2
Required Signal
De-glitch Time
t2 > Signal
De-Glitch Time
NRES
ENDRV
When WD_FAIL_CNT<5 and
ENABLE_DRV bit set
(1) 针对每种欠压或过压条件定义了信号抗尖峰脉冲时间,如Section 4中所述。
(2) 通过外部电阻器值定义了 NRES 延长时间,如Section 4中所述。
Figure 5-15. NRES 和 ENDRV 引脚针对任何 VDDx 欠压或过压条件的时序响应图
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
61
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.4.19 器件运行状态
Global RESET Conditions
Regardless of Device Current State Except STANDBY State
NRES = 1*
* VDDx regulators > UV
Threshold and Reset
Extension Completed
DIAGNOSTIC2
NRES = HIGH
ENDRV = L or H5
VDDx = ON6
PRIORITY I / II / III: Gives the Priority of State
Transitions. The Lower the Priority Number, the
Higher the Priority. State Transitions Without
Priority Number Have Lower Priority
VDD3/5_UV or
(VDD5_OT & NMASK_VDD5_OT) or
(VDD1_UV & NMASK_VDD1_UV_OV = 1) or (VBAT_OV &
MASK_VBATP_OV = 0) or
(WD_FAIL_CNT=7+1 & WD_RST_EN=1) or (POST_RUN_RST = 1
& IGN_PWRL = 1 & Re-cranking on IGN
RESET1
NRES = LOW
ENDRV = LOW
VDDx = Ramping
CANWU_L = 1 or
STANDBY
NRES = LOW
ENDRV = LOW
VDDx = OFF
ACTIVE3
NRES = HIGH
ENDRV = L or H5
VDDx = ON6
IGN = 1
Global STANDBY Conditions
Regardless of Device Current State
PRIORITY I
NPOR = 0 or
VBATP_UV or
(IGN = 0 & IGN_PWRL=0 & CANWU_L = 0)
or
NO_SAFE_TO = 1 AND
DEV_ERR_CNT[3:0] ≥ SAFE_LOCK_THR[3:0] + 1
TO SUPPORT MCU SOFTWARE DEBUG:
LOCLK or VCP12_OV or VCP17_OV or
BG_ERR1 or BG_ERR2 or
‹
DIAGNOSTIC STATE TIME-OUT can be disabled to keep
the device in DIAGNOSTIC state. Set DIAG_EXIT_MASK
bit while in DIAGNOSTIC state before DIAGNOSTIC state
time-out to remain in DIAGNOSTIC state.
AVDD_VMON_ERR or
(VDD3/5_OT & NMASK_VDD3/5_OT) or
DVDD_OV or (EE_CRC_ERR when
EE_CRC_CHK is run on exit from NPOR)
‹
SAFE STATE TIME-OUT can be disabled to keep the
device in SAFE state if a transition to SAFE state has
occurred. To stay in SAFE state set NO_SAFE_TO bit and
SAFE_LOCK_THR[3:0] for system requirements.
MCU ESM monitoring of the ERROR/WDI pin may be
disabled by setting NO_ERROR bit (set to 1 by default)
RESET due to watchdog may be disabled by clearing
WD_RST_EN bit (cleared to 0 default)
SAFE4
NRES = HIGH
ENDRV = LOW
VDDx = ON6
‹
‹
NOTE:
‹
‹
NRES pin is the RESET output
ENDRV pin is the Safing Path output for the Power Stages
(1) 复位状态:SPI、看门狗和 MCU ESM 处于复位状态;有关阻止从待机状态唤醒至复位状态的条件,请参阅Section 5.4.21。
(2) 诊断状态:在转换至诊断状态时立即启动 BIST(LBIST 以及 ABIST)。有关禁用自动 BIST 运行、诊断状态超时和 MCU 可能对安全功能执行的诊断的选项,请参阅Section 5.4.22。在
转换至诊断状态后,WD_FAIL_CNT 会立即重新初始化为 5。
(3) 活动状态:在转换至活动状态期间,WD_FAIL_CNT 会重新初始化为 5。在活动状态期间,MCU 可能会执行某些安全功能诊断,有关更多详细信息,请参阅Section 5.4.23。
(4) 安全状态:任何到安全状态的转换都会使 DEV_ERR_CNT[3:0] 递增。有关安全状态超时的详细信息,请参阅Section 5.4.24。
(5) ENDRV 引脚电平依赖于 ENABLE_DRV 位、WD_FAIL_CNT[2:0] 计数器值以及 VDDx_OV(如Figure 5-14 中所示,处于诊断和活动状态)。
(6) 可以在诊断、活动和安全状态下启用或禁用 VDD5 和 VSOUT1 稳压器。
Figure 5-16. 器件控制器状态图
62
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.4.20 待机状态
当器件由 VBATP 和 VBAT_SAFING 电源供电时,待机状态是默认状态。该状态具有以下特性:
•
•
•
所有稳压器禁用。
NRES 和 ENDRV 引脚处于低电平。
器件会由于以下原因从任何状态转换至待机状态:
–
–
–
–
–
–
–
–
–
–
–
–
内部上电复位事件 (NPOR = 0)
VBATP 欠压事件 (VBATP_UV)
抗尖峰脉冲 IGN = 0 且 IGN_PWRL = 0(清除了 IGN 电源锁存控制位)且 CANWU_L = 0
时钟丢失检测 (LOCLK)
VDD3/5 过热事件 (VDD3/5_OT)(当 NMASK_VDD3/5_OT = 1 时)
DVDD 欠压事件 (DVDD_UV)
DVDD 过压事件 (DVDD_OV)
AVDD_VMON 过压或欠压事件 (AVDD_VMON_ERR)
VCP12 过压事件 (VCP12_OV)
VCP17 过压事件 (VCP17_OV)
带隙错误:BG_ERR1 或 BG_ERR2
在从
EE_CRC_CHK 时 EE_CRC_ERR = 1)
器件错误计数 (DEV_ERR_CNT[3:0]) 大于或等于已编程的断电阈值 PWD_THR[3:0]
NPOR
事件退出之后的运行期间,EEPROM
校验失败(当从
NPOR
退出后运行
–
5.4.21 复位状态
复位状态具有以下特性:
•
在 IGNITION(IGN 引脚 = 高电平,抗尖峰脉冲 IGN 位 = 1)或 CANWU 引脚(CANWU 引脚 = 高电
平,抗尖峰脉冲和锁存 CANWU_L 位 = 1)发出唤醒请求之后会从待机状态进入该状态。以下条件会阻
止从待机状态到复位状态的转换,即使发生唤醒请求也是如此:
–
–
–
–
–
–
BG_ERR1
BG_ERR2
VCP17_OV
VCP12_OV
AVDD_VMON_ERR
EE_CRC_CHK 失败
•
•
在发生安全状态超时以及 DEV_ERR_CNT[3:0] 计数器小于已编程的 SAFE_LOCK_THR[3:0] + 1 后会从
安全状态进入该状态。有关由 SAFE_TO[2:0] 和 NO_SAFE_TO 位设置的安全状态超时持续时间的详细
信息,请参阅Section 5.4.24。
器件会由于以下原因从任何其他状态转换至复位状态:
–
–
–
–
–
VDD3/5 欠压事件 (VDD3/5_UV)
VDD5 过热事件 (VDD5_OT)(当 NMASK_VDD5_OT = 1 时)
VDD1 欠压事件 (VDD1_UV)(当 NMASK_VDD1_UV_OV = 1 时,这不是默认设置)
VBATP 过压事件 (VBATP_OV)(当 MASK_VBATP_OV = 0 时,这是默认设置)
看门狗复位。在看门狗失效计数器 (WD_FAIL_CNT[2:0]) 达到值 7 并且发生另一个不良事件 (7+1) 之
后会发生看门狗复位,这会在 WD_RST_EN = 1(非默认设置)时设置 WD_FAIL 标志
–
POST_RUN_RST = 1 并且 IGN_PWRL = 1 并且在 IGN 引脚上进行了重新启动(低电平后跟有效的
高电平)
•
•
•
VDDx 稳压器处于通电状态。
NRES 和 ENDRV 引脚处于低电平。
SPI、看门狗和 MCU ESM 处于复位状态。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
63
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.4.22 诊断状态
诊断状态具有以下特性:
•
•
在 VDDx 稳压器升高并且复位延长完成之后会从复位状态进入诊断状态
VDD5(默认启用)稳压器可以通过 VDD5_EN 位禁用,VSOUT1 稳压器可以通过 VSOUT1_EN 位启用
(默认禁用)。
•
•
NRES 引脚处于高电平。
ENDRV 引脚的状态由 ENABLE_DRV 位、WD_FAIL_CNT[2:0] 计数器值和 VDDx 稳压器的过压监控
(VDDx_OV) 决定,如Figure 5-14 中所示。
•
可以配置和运行看门狗和 MCU 错误信号监控 (ESM) 功能。在 ERROR/WDI 引脚上检测到仿真故障
时,MCU ESM 模块不会导致从诊断状态转换至安全状态。这允许 MCU 在诊断状态期间对 MCU ESM
和 ERROR/WDI 引脚运行诊断。
•
•
•
MCU 应在该状态下执行所有器件自检和诊断(会引发故障以便对内部故障进行仿真并确认检测)。
在进入诊断状态后,看门狗失效计数器会立即重新初始化为 5。
从复位状态转换至诊断状态(包括从待机状态到发生上电事件)会激活 BIST(LBIST 以及 ABIST)。对
于从诊断、活动或安全状态进入复位状态的情况,该自动 BIST 运行可以通过 AUTO_BIST_DIS 位禁
用,但如果在上电时从待机状态进入复位状态,则无法禁用。
•
•
在转换至诊断状态时立即启动 BIST(LBIST 以及 ABIST)。
在诊断状态期间,MCU 可以执行任何安全功能(如看门狗、MCU ESM、ERROR/WDI 引脚、DIAG_
MUX 引脚和针对寄存器的 CRC)诊断。TI 建议至少在每个上电周期运行一次诊断检查(处于诊断状
态)。
NOTE
诊断状态超时:进入诊断状态后,如果 DIAG_EXIT_MASK 或 DIAG_EXIT 位未在 512ms(典
型值)内设置为
1,则诊断状态超时间隔会到期,从而导致转换至安全状态。这还会在
SAFETY_ERR_STAT
SAFETY_STAT_4
寄存器中设置
寄存器中设置镜像位
ERROR_PIN_FAIL
MCU_ERR
和
WD_FAIL
WD_ERR。器件错误计数
位,并在
和
(DEV_ERR_CNT[3:0]) 会递增。只应在单个 SPI 写入命令中向 SAFETY_CHECK_CTRL 设置
DIAG_EXIT_MASK 或 DIAG_EXIT 位。将 DIAG_EXIT 位设置为 1 会导致转换至活动状态。
将
DIAG_EXIT_MASK 位设置为
1
会导致器件保持在诊断状态(仅针对软件调试执行该操
作)。
NOTE
用于软件调试的 DIAG_EXIT_MASK:当 DIAG_EXIT_MASK 位设置为 1 时,在诊断状态超时
间隔到期之前,器件会保持在诊断状态,直到该位清除。诊断状态超时计时器在后台保持自由
运行,但不会导致状态转换。当诊断状态超时间隔到期后,会自动设置 DIAG_EXIT 位(此外
DIAG_EXIT_MASK 位保持设置状态)并且器件会保持在诊断状态。对于到活动状态的受控转
换,TI
建议通过单个
SPI
写入命令针对
SAFETY_CHECK_CTRL
寄存器清除
DIAG_EXIT_MASK 位并设置 DIAG_EXIT 位。如果 DIAG_EXIT_MASK 位和 DIAG_EXIT 位
同时清除,则器件会保持在诊断状态,直到下一个诊断状态超时间隔到期,从而导致转换至安
全状态,或者如果 DIAG_EXIT 位设置为 1,则在诊断状态超时之前,将器件转换为活动状
态。
NOTE
在诊断状态下,如果通过将 LBIST_EN 位设置为 1 来启动 LBIST 手动运行,则必须考虑以下
注意事项。将
LBIST_EN
位设置为
1
可将
DIAG_EXIT_MASK
位清零。如果
DIAG_EXIT_MASK 位用于将器件保持在诊断状态以进行软件调试,则在 LBIST 完成后必须再
次将其设置为
1
以保持在诊断状态。诊断状态超时计数器仅在 LBIST 运行期间停止。在
LBIST
完成之后,超时计数器从最后的值继续计数。对于从诊断状态到活动状态的转
换,DIAG_EXIT 位必须设置为 1。
64
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.4.23 活动状态
活动状态具有以下特性:
•
在 MCU 设置 DIAG_EXIT 位(在清除 ERROR_PIN_FAIL 和 WD_FAIL 位之后)之后,器件会从诊断状
态进入活动状态。
NOTE
当处于诊断状态时,MCU 必须通过向 SAFETY_ERR_STAT 寄存器中的 ERROR_PIN_FAIL
位和 WD_FAIL 位写入 0 来进行清除,然后才能设置 DIAG_EXIT 位。清除这些位还会清除其
镜像位 MCU_ERR 和 WD_ERR。否则,会切换到安全状态。
•
•
NRES 引脚处于高电平。
ENDRV 引脚的状态由 ENABLE_DRV 位、WD_FAIL_CNT[2:0] 计数器值和 VDDx 稳压器的过压监控
(VDDx_OV) 决定,如Figure 5-14 中所示。
•
VDDx 稳压器处于打开状态,可以通过 VDD5_EN 位启用或禁用 VDD5 稳压器。可以通过 VSOUT1_EN
位启用或禁用 VSOUT1 稳压器。
•
•
•
在从诊断状态转换到活动状态期间,WD_FAIL_CNT[2:0] 计数器会重新初始化为 5。
看门狗和 MCU ESM 监控功能按照配置运行,但无法重新配置。
在活动状态期间,MCU 可以执行某些安全功能诊断,这些安全功能包括看门狗、DIAG_MUX 引脚、
ABIST(大约 300µs,ENDRV 引脚将处于低电平)、LBIST(大约 21ms,ENDRV 引脚将处于低电
平)以及针对寄存器的 CRC,具体取决于系统安全要求。
NOTE
在活动状态下,如果通过将 LBIST_EN 位设置为 1 来启动 LBIST 手动运行,则必须考虑以下
注意事项。LBIST 只应在系统安全时序要求能够允许总 BIST 时间为 21ms 并且 ENDRV 引脚
在该 21ms 的时间内处于低电平时以活动状态运行。
有关在活动状态下运行 LBIST 时的其他系统注意事项,请参阅Section 5.4.7。
5.4.24 安全状态
安全状态具有以下特性:
•
可以从以下状态进入安全状态:
–
活动状态:
•
MCU ESM(启用时)检测到的 ERROR/WDI 引脚上的信号错误。该转换是由 MCU 中的错误导
致的,会设置 ERROR_PIN_FAIL 标志。
•
在 NRES 引脚上检测到的读回错误,该错误会在 DIS_NRES_MON 清零(默认状态下为 1)时设
置 NRES_ERR 标志。
–
诊断状态:
在发生诊断状态超时事件之后,在 DIAG_EXIT_MASK 位设置为 1 之前,使器件保持在诊断状
态,或者在 DIAG_EXIT 位设置为 1 之前将器件转换至活动状态。
•
–
–
–
–
CFG_CRC_ERR = 1 并且 CFG_CRC_EN 清零
在诊断状态下检测到 EE_CRC_ERR。
在诊断状态下检测到 ABIST_ERR 或 LBIST_ERR。
在退出诊断状态时,在设置 DIAG_EXIT 位之前 WD_FAIL 和 ERROR_PIN_FAIL 状态未清零。
•
•
每个到安全状态的转换都会使器件错误计数 DEV_ERR_CNT[3:0] 递增。
当 NO_SAFE_TO 位设置为 1(默认状态)并且 DEV_ERR_CNT[3:0] = SAFE_LOCK_THR[3:0] + 1
时,器件保持在安全状态。这允许在不引起复位以及转换至复位状态(由于安全状态超时)的情况下对
MCU 进行编程。
•
•
NRES 引脚处于高电平。
ENDRV 引脚处于低电平状态。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
65
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
•
VDDx 稳压器处于打开状态,可以通过 VDD5_EN 位启用或禁用 VDD5 稳压器。可以通过 VSOUT1_EN
位启用或禁用 VSOUT1 稳压器。
NOTE
器件状态机使用安全状态超时和器件配置设置来确定器件在转换至安全状态之后所执行的操
作。根据 NO_SAFE_TO、PWD_THR[3:0]、SAFE_LOCK_THR[3:0] 和 DEV_ERR_CNT[3:0]
位,器件会保持锁定在安全状态、转换至复位状态或转换至待机状态。安全状态超时持续时间
可通过 SAFE_TO[2:0] 进行编程。
NO_SAFE_TO = 1(默认设置)
•
当 DEV_ERR_CNT[3:0] < (SAFE_LOCK_THR[3:0] + 1) 时,安全状态超时的延时时间通
过 SAFE_TO[2:0] 位进行编程。延迟的计算方式为 [(SAFE_TO[2:0] × 2) + 1] × 22ms。
•
当 DEV_ERR_CNT[3:0] ≥ SAFE_LOCK_THR[3:0] + 1 时器件保持锁定在安全状态。
NO_SAFE_TO = 0
•
当 DEV_ERR_CNT[3:0] < (SAFE_LOCK_THR[3:0] + 1) 时,安全状态超时的延时时间通
过 SAFE_TO[2:0] 位进行编程。延迟的计算方式为 [(SAFE_TO[2:0] × 2) + 1] × 22ms。
•
当 DEV_ERR_CNT[3:0] ≥ SAFE_LOCK_THR[3:0] + 1 时,安全状态超时持续时间将更改
并且器件会在大约 680ms 后转换至复位状态。
如果使用 PWD_THR[3:0] 阈值,则在 DEV_ERR_CNT[3:0] ≥ PWD_THR[3:0] 时器件从安全状
态转换至待机状态。该转换的优先级(优先级 I)要高于从安全状态到复位状态的路径(优先
级 II),因此如果 PWD_THR[3:0] = SAFE_LOCK_THR[3:0] + 1,器件将转换至待机状态,而
不是复位状态。
5.4.25 状态转换优先级
对于所有全局或可能的双重状态转换,存在以下优先级:
1. 优先级 I:所有待机状态转换条件
2. 优先级 II:所有复位状态转换条件
3. 优先级 III:所有安全状态转换条件
与列出的所有具有优先级编号的状态转换相比,所有其他状态转换的优先级更低。
5.4.26 上电复位 (NPOR)
器件会经历上电复位 (NPOR) 过程,这会重新初始化所有寄存器。导致 NPOR 的事件为:
•
模拟上电复位:
–
–
–
–
时钟丢失检测 (LOCLK)
AVDD_VMON 过压或欠压事件 (AVDD_VMON_ERR)
DVDD 欠压事件 (DVDD_UV)
DVDD 过压事件 (DVDD_OV)
•
数字上电复位。这些错误可能会导致 NPOR。如果检测到的故障持续时间小于 6ms,则可能不会发生
NPOR。当 CANWU 或 IGN 状态保持为高电平时,器件会由于唤醒请求转换至复位状态。BIST 后重新
初始化列表中的寄存器会在从复位状态转换至诊断状态时运行的
BIST
之后重新初始化(除非
AUTO_BIST_DIS = 1,这不是默认设置)。
–
–
–
–
–
–
–
VBATP 欠压事件 (VBATP_UV)
VDD3/5 过热事件 (VDD3/5_OT)(当 NMASK_VDD3/5_OT = 1 时)
AVDD 欠压事件 (AVDD_UV)
器件 VMON 调整设置错误 (VMON_TRIM_ERROR)
带隙错误:BG_ERR1 或 BG_ERR2
VCP12 过压事件 (VCP12_OV)
VCP17 过压事件 (VCP17_OV)
66
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.5 寄存器映射
5.5.1 串行外设接口 (SPI)
器件与外部 MCU 之间的通信主要通过 SPI 总线进行,该总线是采用主从配置的全双工通信。外部 MCU 始
终是 SPI 主设备,它在 SDI 引脚上发送命令请求并在 SDO 引脚上接收器件响应。TPS65381A-Q1 器件始
终是 SPI 从设备,它接收命令并通过 SDO 线路向外部 MCU 发送响应(状态、测量的值)。
•
SPI 是 4 引脚接口。
–
–
–
–
NCS - SPI 片选(低电平有效)
SCLK - SPI 时钟
SDI - SPI 从设备入/主设备出 (SIMO)
SDO - SPI 从设备出/主设备入(SOMI,三态输出)
•
•
•
•
•
SPI 帧大小为 16 位。
速率高达 6 兆位/秒。
命令和数据转变为从 MSB 到 LSB 的顺序。
在 SCLK 的下降沿对 SDI 线路进行采样。
在 SCLK 的上升沿移出 SDO 线路。
SPI 通信从 NCS 下降沿开始,在 NCS 上升沿结束。NCS 高电平使 SPI 从设备接口保持在复位状态,SDO
输出处于三态。
5.5.1.1 SPI 命令传输阶段
Table 5-15 显示了执行命令(写入或读取命令)期间 SPI 数据的传输帧格式。
Table 5-15. SPI 命令传输阶段
位
D7
D6
D5
D4
D3
D2
D1
D0
功能
CMD6
CMD5
CMD4
CMD3
CMD2
CMD1
CMD0
奇偶校验
CMD[6:0]
奇偶校验
寄存器写入 (WR) 或读取 (RD) 命令
7 位命令字段的奇偶校验位
SPI 不支持背对背 SPI 帧操作。在执行每条 SPI 命令或进行每次读取访问之后,NCS 引脚必须从低电平转
换至高电平,然后才能启动下一次 SPI 传输。两条 SPI 命令之间的最短时间 (thlcs) 为 788ns,在此期间
NCS 引脚必须保持在高电平。
5.5.1.2 SPI 数据传输阶段
Table 5-16 显示了在进行写入访问期间 SPI 数据的传输帧格式。
Table 5-16. SPI 数据传输阶段
位
D7
D6
D5
D4
D3
D2
D1
D0
功能
DATA7
DATA6
DATA5
DATA4
DATA3
DATA2
DATA1
DATA0
DATA[7:0] 写入访问的数据值(8 位)
SPI 不支持背对背 SPI 帧操作。每次完成 SPI 传输之后,NCS 引脚必须从低电平转换至高电平,然后才能
启动下一次 SPI 传输。两条 SPI 命令之间的最短时间 (thlcs) 为 788ns,在此期间 NCS 引脚必须保持在高电
平。
5.5.1.3 器件状态标志字节响应
Table 5-17 显示了执行命令(写入或读取访问)期间 SPI 数据状态的响应帧格式。
Table 5-17. 器件状态标志字节响应
位
R7
R6
R5
R4
R3
R2
R1
R0
功能
STAT[7]
STAT[6]
STAT[5]
STAT[4]
STAT[3]
STAT[2]
STAT[1]
STAT[0]
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
67
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
STAT[7]
STAT[6]
STAT[5]
STAT[4]
STAT[3]
STAT[2]
STAT[1]
STAT[0]
1
0
1
0
SPI WR 访问(在上一个 SPI 帧命令阶段)
SPI SDO 错误(在上一个 SPI 帧期间)
0
SPI 错误,包括 SPI 帧截断、SPI 传输的位数大于 16、SPI 传输的命令未定义或 SPI 传输具
有错误的命令奇偶校验(在上一个 SPI 帧期间)
在当前 SPI 命令期间发送的状态位会反映上一条 SPI 命令的状态。
NOTE
如果在 SPI 帧传输期间产生 MCU 复位(导致 SPI 帧截断),则这些 SPI 错误状态位不会清
除,而是根据已截断的上一个 SPI 帧保持相关状态,直到发生 SPI 读取访问。
NOTE
当 NCS 引脚处于高电平、SDO 引脚处于高电平以及在 SPICLK 引脚上产生下降沿时,可能会
无意中设置 SPI SDO 错误位 STAT[2]。在具有多个 SPI 从设备的 SPI 总线中使用该器件时最
常发生该组合。如果符合全部三种条件,则会在与 TPS65381A-Q1 的后续 SPI 通信的第二个
SPI 标志字节响应中将 SDO 错误标志设置为 1。如果在这些条件下使用该器件,则应用软件
应屏蔽 SDO 错误标志。如果检测到 SPI SDO 错误,则器件会接受 SPI 传输,因为检测到的
错误位于 SPI 的输出中,而不是 SPI 的输入中。
NOTE
要实现 SPI 写入传输的其他诊断覆盖范围,系统软件可以对写入的寄存器执行读取,并且将返
回的值与在写入之后的预期值进行比较。请注意,某些寄存器中的某些位不是可写的。
5.5.1.4 器件 SPI 数据响应
Table 5-18 显示了写入或读取访问期间 SPI 器件数据的响应帧格式。
Table 5-18. 器件 SPI 数据响应
位
R7
R7
R6
R6
R5
R5
R4
R4
R3
R3
R2
R2
R1
R1
R0
R0
功能
68
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
R[7:0]
内部寄存器值。所有未使用的位都会清零。
5.5.1.5 SPI 帧概览
Figure 5-17 显示了完整的 16 位 SPI 帧概览:
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
NCS
SCLK
SDI
CMD6
CMD5
CMD4
CMD3
CMD2
CMD1
CMD0 PARITY DATA7 DATA6 DATA5 DATA4 DATA3 DATA2 DATA1 DATA0
X
SDO
STAT7 STAT6 STAT5 STAT4 STAT3 STAT2 STAT1 STAT0
RD7
DR6
DR5
DR4
DR3
DR2
DR1
R0
X
8 - bit SPI Command Phase
with Status Response from Previous Command
8-bit SPI Data Phase
16-bit SPI Frame
SPI 主设备 (MCU) 和 SPI 从设备 (TPS65381A-Q1) 在 SCLK 下降沿接收数据,在 SCLK 上升沿传输数据。
Figure 5-17. 16 位 SPI 帧
5.5.2 SPI 寄存器写入访问锁定(SW_LOCK 命令)
SW_LOCK 命令针对写入更新访问(通过 MCU 控制)为 SPI 寄存器提供保护。向器件发送包含数据 AAh
的 SW_LOCK 命令时,列出的寄存器将锁定,不会通过写入访问进行更新。要解锁 SPI 寄存器,应向器件
发送包含数据 55h 的 SW_UNLOCK 命令。
NOTE
除了自动锁定特定的 SPI 寄存器之外,还可以使用 SW_LOCK 命令进行锁定,以阻止写入更
新访问(器件处于诊断状态时除外)。请参阅“SPI 命令”表和寄存器说明,以确定 SW_LOCK
和自动锁定(处于诊断状态时除外)是否适用于特定的写入访问寄存器。
5.5.3 SPI 寄存器(SPI 映射响应)
以下各部分列出了 SPI 寄存器。对于每个 SPI 寄存器,提供了位名称以及初始化的值(内部逻辑复位后的
值)。
在每次从待机状态唤醒之后或在任何其他上电复位 (NPOR) 事件之后会初始化这些值。
在完成 LBIST 运行(包括在退出复位状态时运行的 LBIST)之后,会重新初始化以下功能和寄存器:
•
•
•
•
•
•
•
•
•
DEV_STAT
SAFETY_STAT_2
SAFETY_STAT_4
SAFETY_STAT_5(但 FSM[2:0] 会立即更新以反映当前器件状态)
WD_TOKEN_VALUE
WD_STATUS
SAFETY_CHECK_CTRL
DIAG_CFG_CTRL
DIAG_MUX_SEL
会指示保留位 (RSV) 的初始化值,不过其中的某些位用于内部器件运行,应用软件应屏蔽这些位,因为它们
可能不会保持且初始化值。
以下各部分也提供了各个位功能的说明。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
69
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
Table 5-19. SPI 命令表
7 位十六进
8 位十六进
制命令代码
(带奇偶校
验)
7 位二进制
命令代码
(不带奇偶
校验)
制
WR SW
锁定保护
命令代码
(不带奇偶
校验)
奇偶校验
寄存器命令名称(1)
具有数据 AAh 的 SW_LOCK(用于锁定对列出的寄存器的 SPI WR 访
问)
BDh
BBh
5Eh
5Dh
1011 110b
1011 101b
1
1
N/A
N/A
具有数据 55h 的 SW_UNLOCK(用于解锁对列出的寄存器的 SPI WR
访问)
06h
0Ch
B7h
AFh
95h
48h
7Dh
24h
C5h
A3h
A5h
C0h
30h
DBh
03h
06h
5Bh
57h
4Ah
24h
3Eh
12h
62h
51h
52h
60h
18h
6Dh
0000 011b
0000 110b
1011 011b
1010 111b
1001 010b
0100 100b
0111 110b
0010 010b
1100 010b
1010 001b
1010 010b
1100 000b
0011 000b
1101 101b
0
0
1
1
1
0
1
0
1
1
1
0
0
1
N/A
N/A
是
RD_DEV_ID
RD_DEV_REV
WR_DEV_CFG1(仅在诊断状态下才可能发生 SPI WR 更新)
RD_DEV_CFG1
N/A
是
WR_DEV_CFG2(仅在诊断状态下才可能发生 SPI WR 更新)
RD_DEV_CFG2
N/A
否
WR_CAN_STBY(仅针对数据 00h 有效)
RD_SAFETY_STAT_1
N/A
N/A
N/A
N/A
N/A
N/A
是
RD_SAFETY_STAT_2
RD_SAFETY_STAT_3
RD_SAFETY_STAT_4
RD_SAFETY_STAT_5
RD_SAFETY_ERR_CFG
WR_SAFETY_ERR_CFG(仅在诊断状态下才可能发生 SPI WR 更新)
WR_SAFETY_ERR_STAT(仅在诊断状态下才可能发生 SPI WR 更
新)
A9h
54h
1010 100b
1
是
AAh
39h
55h
1Ch
1010 101b
0011 100b
0
1
N/A
N/A
RD_SAFETY_ERR_STAT
RD_SAFETY_PWD_THR_CFG
WR_SAFETY_PWD_THR_CFG(仅在诊断状态下才可能发生 SPI WR
更新)
99h
4Ch
1001 100b
1
是
44h
93h
3Ch
9Fh
2Eh
EDh
05h
09h
36h
4Eh
E1h
11h
12h
A6h
56h
7Bh
3Ah
22h
49h
1Eh
4Fh
17h
76h
02h
04h
1Bh
27h
70h
08h
09h
53h
2Bh
3Dh
1Dh
0100 010b
1001 001b
0011 110b
1001 111b
0010 111b
1110 110b
0000 010b
0000 100b
0011 011b
0100 111b
1110 000b
0001 000b
0001 001b
1010 011b
0101 011b
0111 101b
0011 101b
0
1
0
1
0
1
1
1
0
0
1
1
0
0
0
1
0
N/A
否
RD_SAFETY_CHECK_CTRL
WR_SAFETY_CHECK_CTRL
RD_SAFETY_BIST_CTRL
WR_SAFETY_BIST_CTRL
RD_WD_WIN1_CFG
N/A
是
N/A
是
WR_WD_WIN1_CFG(仅在诊断状态下才可能发生 SPI WR 更新)
RD_WD_WIN2_CFG
N/A
是
WR_WD_WIN2_CFG(仅在诊断状态下才可能发生 SPI WR 更新)
RD_WD_TOKEN_VALUE
RD_WD_STATUS
N/A
N/A
否
WR_WD_ANSWER
N/A
N/A
N/A
N/A
N/A
N/A
RD_DEV_STAT
RD_VMON_STAT_1
RD_VMON_STAT_2
RD_SENS_CTRL
WR_SENS_CTRL
RD_SAFETY_FUNC_CFG
WR_SAFETY_FUNC_CFG(仅在诊断状态下才可能发生 SPI WR 更
新)
35h
1Ah
0011 010b
1
是
5Ah
63h
2Dh
31h
0101 101b
0110 001b
0
1
N/A
RD_SAFETY_CFG_CRC
是
WR_SAFETY_CFG_CRC(仅在诊断状态下才可能发生 SPI WR 更新)
(1) 所有命令都具有偶校验。
70 详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
Table 5-19. SPI 命令表 (continued)
7 位十六进
制
命令代码
(不带奇偶
校验)
8 位十六进
制命令代码
(带奇偶校
验)
7 位二进制
命令代码
(不带奇偶
校验)
WR SW
锁定保护
奇偶校验
寄存器命令名称(1)
DDh
CCh
ACh
C9h
D7h
6Eh
66h
56h
64h
6Bh
1101 110b
1100 110b
1010 110b
1100 100b
1101 011b
1
0
0
1
1
N/A
否
RD_DIAG_CFG_CTRL
WR_DIAG_CFG_CTRL
RD_DIAG_MUX_SEL
WR_DIAG_MUX_SEL
N/A
否
N/A
RD_SAFETY_ERR_PWM_H
WR_SAFETY_ERR_PWM_H(仅在诊断状态下才可能发生 SPI WR 更
新)
D8h
59h
7Eh
6Ch
2Ch
3Fh
1101 100b
0101 100b
0111 111b
0
1
0
是
N/A
是
RD_SAFETY_ERR_PWM_L
WR_SAFETY_ERR_PWM_L(仅在诊断状态下才可能发生 SPI WR 更
新)
78h
77h
3Ch
3Bh
0111 100b
0111 011b
0
1
N/A
RD_WD_TOKEN_FDBK
是
WR_WD_TOKEN_FDBK(仅在诊断状态下才可能发生 SPI WR 更新)
5.5.3.1 器件版本和 ID
5.5.3.1.1 DEV_REV 寄存器
初始化源:NPOR
控制器访问:只读 (RD_DEV_REV)
Figure 5-18. DEV_REV 寄存器
D7
REV[7]
0b
D6
REV[6]
D5
REV[5]
1b
D4
REV[4]
1b
D3
REV[3]
0b
D2
REV[2]
0b
D1
REV[1]
0b
D0
REV[0]
0b
0b
D[7:0]
REV[7:0]:器件版本
–
–
REV[3:0]:器件次要版本
REV[7:4]:器件主要版本
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
71
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.5.3.1.2 DEV_ID 寄存器
初始化源:NPOR
控制器访问:只读 (RD_DEV_ID)
Figure 5-19. DEV_ID 寄存器
D7
ID[7]
0b
D6
ID[6]
D5
ID[5]
0b
D4
ID[4]
0b
D3
ID[3]
0b
D2
ID[2]
0b
D1
ID[1]
0b
D0
ID[0]
1b
0b
D[7:0]
ID[7:0]:器件 ID
5.5.3.2 器件状态
5.5.3.2.1 DEV_STAT 寄存器
初始化源:NPOR、LBIST 之后重新初始化
控制器访问:只读 (RD_DEV_STAT)
Figure 5-20. DEV_STAT 寄存器
D7
RSV
0b
D6
RSV
0b
D5
RSV
0b
D4
RSV
0b
D3
RSV
0b
D2
RSV
0b
D1
CANWU_L
X
D0
IGN
X
D[7:2]
RSV
CANWU_L:锁存 CAN 唤醒事件
D[1]
–
–
初始化值取决于是否通过 CANWU 或 IGN 引脚发生了器件唤醒事件。
当通过 CANWU、仅 WR_CAN_STBY 命令或任何其他全局待机条件发生器件唤醒时,该位会清零
D[0]
IGN:抗尖峰脉冲 IGN 引脚(7.5ms 至 22ms 抗尖峰脉冲时间)
初始化值取决于是否通过 CANWU 或 IGN 引脚发生了器件唤醒事件。该位遵循抗尖峰脉冲 IGN 信号,因此仅在抗尖峰脉冲
IGN 处于低电平时清零或由任何其他全局待机条件清零。
–
72
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.5.3.3 器件配置
5.5.3.3.1 DEV_CFG1 寄存器
初始化源:NPOR
控制器访问:读取 (RD_DEV_CFG1)
写入 (WR_DEV_CFG1)。仅在诊断状态下才可能发生写入更新。写入访问通过 SW_LOCK 命令进行锁定。
Figure 5-21. DEV_CFG1 寄存器
D7
D6
D5
RSV
0b
D4
RSV
0b
D3
RSV
0b
D2
RSV
0b
D1
RSV
0b
D0
RSV
0b
NMASK_VDD1
_UV_OV
VDD_3_5_SEL
X
0b
D[7]
VDD_3_5_SEL:上电时的 VDD3/VDD5 选择状态位
–
在上电时对 SEL_VDD3/5 输入引脚进行采样和锁存
●
●
●
0b = 5V 设置(SEL_VDD3/5 引脚接地)
1b = 3.3V 设置(未连接 SEL_VDD3/5 引脚)
复位状态下的值取决于首次上电时 SEL_VDD3/5 引脚的状态
–
该位是只读的
注:该位与 SAFETY_FUNC_CFG 位 D0 相同。
NMASK_VDD1_UV_OV
D[6]
–
默认情况下会清零:
●
●
被屏蔽的 VDD1_OV 不影响 ENDRV 引脚状态
被屏蔽的 VDD1_UV 不影响 NRES 引脚状态
–
如果在应用中未使用 VDD1 稳压器并且未填充外部功率 FET,则可以使用默认设置(0,屏蔽)。
注:如果在应用中使用了 VDD1 稳压器,那么在首次启动或上电事件之后器件处于诊断状态时,TI 建议将该位设置为 1。
注:即使该位设置为 1,但 VDD1_SENSE 引脚在外部悬空,该引脚也会上拉。会检测到上拉条件,但 VDD1_OV 条件会被屏
蔽,ENDRV 引脚状态不受影响。
D[5:0] RSV
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
73
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.5.3.3.2 DEV_CFG2 寄存器
初始化源:NPOR
控制器访问:读取 (RD_DEV_CFG2)
写入 (WR_DEV_CFG2)。仅在诊断状态下才可能发生写入更新。写入访问通过 SW_LOCK 命令进行锁定。
Figure 5-22. DEV_CFG2 寄存器
D7
D6
D5
D4
D3
RSV
0b
D2
RSV
0b
D1
RSV
0b
D0
RSV
0b
NMASK_VDD3/ NMASK_VDD5 MASK_VBATP POST_RUN_R
5_OT
1b
_OT
1b
_OV
0b
ST
0b
D[7]
D[6]
NMASK_VDD3/5_OT
–
当设置为 1(默认值)时,VDD3/5 或 VDD6 稳压器上的过热事件会禁用 VDD3/5 稳压器并且器件会转至待机状态。检测到过热
事件时,会在 SAFETY_STAT_1 寄存器中设置 VDD3/5_OT 标志。
–
当清零后,VDD3/5 或 VDD6 稳压器上的过热事件会禁用 VDD3/5 稳压器。当 VDD3/5 稳压器达到 UV 电平时,器件会转至复位
状态。检测到过热事件时,仍会在 SAFETY_STAT_1 寄存器中设置 VDD3/5_OT 标志。
NMASK_VDD5_OT
–
当设置为 1(默认值)时,VDD5 稳压器上的过热事件会禁用 VDD5 稳压器并且器件会转至复位状态。检测到过热事件时,会在
SAFETY_STAT_1 寄存器中设置 VDD5_OT 标志。
–
当清零后,VDD5 过热关断会禁用并且 VDD5 稳压器保持启用。检测到过热事件时,仍会在 SAFETY_STAT_1 寄存器中设置
VDD5_OT 标志。
D[5]
D[4]
MASK_VBATP_OV
–
–
默认情况下会清零。
当设置为 1 时,会从复位条件屏蔽 VBATP_OV 位。
POST_RUN_RST:
–
–
默认情况下会清零。
如果设置为 1,则在使用 IGN_PWRL 功能时,IGN 引脚上的重新启动会导致器件转至复位状态。
D[3:0] RSV(在诊断状态下位可读且可写,对器件状态或 ENDRV 和 NRES 输出没有任何影响)
74
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.5.4 器件安全状态和控制寄存器
5.5.4.1 VMON_STAT_1 寄存器
初始化源:NPOR
控制器访问:只读 (RD_VMON_STAT_1)
Figure 5-23. VMON_STAT_1 寄存器
D7
VBATP_OV
0b
D6
VBATP_UV
0b
D5
VCP17_OV
0b
D4
VCP12_OV
0b
D3
VCP12_UV
0b
D2
D1
BG_ERR2
0b
D0
BG_ERR1
0b
AVDD_VMON_
ERR
0b
D[7]
D[6]
D[5]
D[4]
D[3]
D[2]
D[1]
D[0]
VBATP_OV:VBATP 过压状态位
–
–
当检测到 VBATP 过压条件时设置为 1
如果过压条件不再存在则清零
VBATP_UV:VBATP 欠压状态位
–
–
当检测到 VBATP 欠压条件时设置为 1
如果欠压条件不再存在则清零
VCP17_OV:VCP17 过压状态位
–
–
当检测到 VCP17 过压条件时设置为 1
如果过压条件不再存在则清零
VCP12_OV:VCP12 过压状态位
–
–
当检测到 VCP12 过压条件时设置为 1
如果过压条件不再存在则清零
VCP12_UV:VCP12 欠压状态位
–
–
当检测到 VCP12 欠压条件时设置为 1
如果欠压条件不再存在则清零
AVDD_VMON_ERR:电压监控器电源电源正常状态
–
–
当电压监控器电源不正常时设置为 1。
如果错误条件不再存在则清零
BG_ERR2:基准带隙 2 错误
–
–
当电压监控器小于主带隙时设置为 1
如果错误条件不再存在则清零
BG_ERR1:基准带隙 1 错误
–
–
当电压监控器大于主带隙时设置为 1
如果错误条件不再存在则清零
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
75
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.5.4.2 VMON_STAT_2 寄存器
初始化源:NPOR
控制器访问:读取 (RD_VMON_STAT_2)
Figure 5-24. VMON_STAT_2 寄存器
D7
VDD6_OV
0b
D6
VDD6_UV
0b
D5
VDD5_OV
0b
D4
VDD5_UV
0b
D3
VDD3/5_OV
0b
D2
VDD3/5_UV
0b
D1
VDD1_OV
0b
D0
VDD1_UV
0b
D[7]
D[6]
D[5]
D[4]
VDD6_OV:VDD6 过压状态位
–
–
当检测到 VDD6 过压条件时设置为 1
如果过压条件不再存在则清零
VDD6_UV:VDD6 欠压状态位
–
–
当检测到 VDD6 欠压条件时设置为 1
如果欠压条件不再存在则清零
VDD5_OV:VDD5 过压状态位
–
–
当检测到 VDD5 过压条件时设置为 1
如果过压条件不再存在则清零
VDD5_UV:VDD5 欠压状态位
–
–
当检测到 VDD5 欠压条件时设置为 1。
如果欠压条件不再存在则清零
注:该位反映欠压状态,即使 SENS_CTRL 寄存器中的 VDD5_EN 位已清零也是如此。如果 VDD5 稳压器已禁用,那么当
VDD5 稳压器放电并且检测到欠压条件时,VDD5_UV 位将设置为 1。
D[3]
D[2]
D[1]
D[0]
VDD3/5_OV:VDD3/5 过压状态位
–
–
当检测到 VDD3/5 过压条件时设置为 1
如果过压条件不再存在则清零
VDD3/5_UV:VDD3/5 欠压状态位
–
–
当检测到 VDD3/5 欠压条件时设置为 1
如果欠压条件不再存在则清零
VDD1_OV:VDD1 过压状态位
–
–
当检测到 VDD1 过压条件时设置为 1
如果过压条件不再存在则清零
VDD1_UV:VDD1 欠压状态位
–
–
当检测到 VDD1 欠压条件时设置为 1
如果欠压条件不再存在则清零
76
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.5.4.3 SAFETY_STAT_1 寄存器
初始化源:NPOR
控制器访问:读取 (RD_SAFETY_STAT_1)
Figure 5-25. SAFETY_STAT_1 寄存器
D7
VDD5_ILIM
0b
D6
VDD3/5_ILIM
0b
D5
VSOUT1_UV
0b
D4
VSOUT1_OV
0b
D3
RSV
0b
D2
VSOUT1_OT
0b
D1
VDD5_OT
0b
D0
VDD_3_5_OT
0b
D[7] VDD5_ILIM:VDD5 电流限制状态位
–
–
当超出 VDD5 电流限制条件时设置为 1
如果电流限制条件不再存在则清零
注:该状态位仅在 SENS_CTRL 寄存器中的 VDD5_EN 位设置为 1 时有效。当 VDD5_EN 位清零后,该位将为 1。
D[6] VDD3/5_ILIM:VDD3 电流限制状态位
–
–
当超出 VDD3 电流限制条件时设置为 1
如果电流限制条件不再存在则清零
D[5] VSOUT1_UV:传感器电源欠压状态位
–
–
当检测到 VSOUT1 欠压条件时设置为 1
如果欠压条件不再存在则清零
D[4] VSOUT1_OV:传感器电源过压状态位
–
–
当检测到 VSOUT1 过压条件时设置为 1
如果过压条件不再存在则清零
D[3] RSV
D[2] VSOUT1_OT:传感器电源过热状态位
–
–
当超出 VSOUT1 过热条件时设置为 1。只要设置该位,该位就会使 VSOUT1 稳压器保持禁用状态。
如果过热条件不再存在则清零
D[1] VDD5_OT:VDD5 过热状态位
–
当超出 VDD5 过热条件时设置为 1。当 NMASK_VDD5_OT 位设置为 1 时,过热事件会禁用 VDD5 稳压器并且将 VDD5_EN 位清
零(SENS_CTRL 寄存器)。当 NMASK_VDD5_OT 位为 0 时,过热事件会将 VDD5_OT 位设置为 1,但不执行其他器件操作。
–
如果过热条件不再存在则清零
D[0] VDD_3_5_OT:VDD3/5 过热状态位
–
–
当超出 VDD3/5 过热条件时设置为 1。只要该位设置为 1,该位就会使 VDD3/5 稳压器保持禁用状态。
如果过热条件不再存在则清零
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
77
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.5.4.4 SAFETY_STAT_2 寄存器
初始化源:NPOR、LBIST 之后重新初始化
控制器访问:只读 (RD_SAFETY_STAT_2)
Figure 5-26. SAFETY_STAT_2 寄存器
D7
D6
RSV
0b
D5
D4
EE_CRC_ERR
0b
D3
RSV
0b
D2
D1
D0
CFG_CRC_ER
R
WD_FAIL_CNT WD_FAIL_CNT WD_FAIL_CNT
RSV
[2]
[1]
[0]
0b
0b
1b
0b
1b
D[7:6] RSV
D[5]
CFG_CRC_ERR:安全配置寄存器的 CRC 错误状态位
–
–
–
–
安全配置寄存器受 CRC8 保护。
当安全配置寄存器的 CRC8 计算值与 SAFETY_CFG 寄存器中存储的 CRC8 预期值不匹配时,该位会设置为 1。
当 CRC8 不匹配情况不再存在时清零。
当 EEPROM CRC 执行无错误时清零(无论 CFG_CRC 校验结果如何)。
D[4]
EE_CRC_ERR:EPROM CRC 错误状态位
–
–
EEPROM 内容受 CRC8 保护。
当 CRC8 计算值与 EEPROM DFT 寄存器中存储的 CRC8 预期值不匹配时,该位会设置为 1。当该位设置为 1 并且器件处于诊
断状态时,器件会转换至安全状态。
–
当 CRC8 不匹配情况不再存在时清零。
D[3]
RSV
D[2:0] WD_FAIL_CNT[2:0]:看门狗失效计数器
–
–
–
–
默认值为 5,当进入诊断和活动状态后立即初始化为该值。
看门狗失效计数器将在器件看门狗每次检测到糟糕或超时事件时递增,并在其每次接收到良好事件时递减。
看门狗失效计数器必须递减到低于 5 才会启用 ENDRV 引脚。
如果 WD_RST_EN 位设置为 1,在看门狗失效计数器达到计数 7 之后下次发生糟糕或超时事件时(即 7+1)检测到看门狗失
效。在 SAFETY_ERR_STAT 寄存器中,WD_FAIL 状态位设置为 1(在 SAFETY_ERR_STAT 寄存器中将 WD_FAIL 位设置为
1)。
78
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.5.4.5 SAFETY_STAT_3 寄存器
初始化源:NPOR
控制器访问:只读 (RD_SAFETY_STAT_3)
Figure 5-27. SAFETY_STAT_3 寄存器
D7
RSV
D6
RSV
0b
D5
NRES_ERR
0b
D4
LBIST_ERR
0b
D3
ABIST_ERR
0b
D2
ABIST_ERR
0b
D1
LBIST_RUN
0b
D0
ABIST_RUN
0b
0b
D[7:6] RSV
D[5]
NRES_ERR:复位错误输入状态
–
无论 DIS_RES_MON 位的值如何,当检测到 NRES 引脚输出高电平与 NRES 引脚输入读回低电平之间存在不匹配情况时,该位
设置为 1。如果外部 RC 延迟减缓电平变化,使其长于内部抗尖峰脉冲时间(120µs 典型值),它可能短暂设置为 1,具体取决
于该引脚的外部 RC 负载和读取该位的时序。
–
–
如果故障不再存在,则清零。
SAFETY_FUNC_CFG 寄存器中的 DIS_NRES_MON 位决定该错误是否会导致从活动状态转换至安全状态。
D[4]
D[3]
D[2]
LBIST_ERR:逻辑 BIST (LBIST) 错误状态位
–
–
–
当 LBIST 失败时该位设置为 1
在 LBIST 运行完成(无故障)之后清零。
仅当 LBIST_RUN 位为 0 时有效。
ABIST_ERR:模拟 BIST (ABIST) 错误状态位
–
–
–
当 ABIST 失败时该位设置为 1。如果该位设置为 1 并且器件处于诊断状态,则器件会转换至安全状态。
在 ABIST 运行完成(无故障)之后清零
仅当 ABIST_RUN 位为 0(ABIST 未在运行)时有效
ABIST_ERR:模拟 BIST (ABIST) 错误状态位(与 D3 相同)
–
–
–
当 ABIST 失败时该位设置为 1。如果该位设置为 1 并且器件处于诊断状态,则器件会转换至安全状态。
在 ABIST 运行完成(无故障)之后清零
仅当 ABIST_RUN 位为 0(ABIST 未在运行)时有效
D[1]
D[0]
LBIST_RUN:逻辑 BIST (LBIST) 运行状态位
–
–
当 LBIST 在运行时该位设置为 1。
当 LBIST 未在运行时清零。
ABIST_RUN:模拟 BIST (ABIST) 运行状态位
–
–
当 ABIST 在运行时该位设置为 1。
当 ABIST 未在运行时清零。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
79
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.5.4.6 SAFETY_STAT_4 寄存器
初始化源:NPOR、LBIST 之后重新初始化
控制器访问:只读 (RD_SAFETY_STAT_4)
Figure 5-28. SAFETY_STAT_4 寄存器
D7
SPI_ERR[1]
0b
D6
SPI_ERR[0]
0b
D5
LOCLK
0b
D4
RSV
0b
D3
MCU_ERR
0b
D2
WD_ERR
0b
D1
ENDRV_ERR
0b
D0
TRIM_ERR_V
MON
0b
D[7:6] SPI_ERR[1:0]:SPI 错误状态位
00b = 无错误
01b = SPI SDO 错误(SDO 输出不匹配)
如果在同一个 SPI 帧期间同时发生 SPI SDO 错误和另一个 SPI 错误,则 SPI_ERR[1:0] 位中会显示 01b,因为 SPI SDO 错误具
有较高的优先级。
10b = 保留
11b = SPI 错误,包括 SPI 帧截断、SPI 传输的位数大于 16、SPI 传输的命令未定义或 SPI 传输具有错误的命令奇偶校验
在 SPI 读取访问或任何没有错误的 SPI 帧之后清零。
–
注:如果在 SPI 帧传输期间产生 MCU 复位(导致 SPI 帧截断),则这些 SPI 错误状态位不会清除,而是根据已截断的上一
个 SPI 帧保持相关状态,直到发生 SPI 读取访问
D[5]
LOCLK:缺少时钟检测状态位
–
–
当检测到缺少时钟故障时出现,还会在完成 ABIST 之后出现
在内部 NPOR 之后清零并在读取时清除(在 ABIST 之后)
D[4]
D[3]
RSV
MCU_ERR:MCU 错误信号监控器 (MCU ESM) 状态位
–
–
当 MCU ESM 监控启用时,如果 MCU ESM 模块在 ERROR/WDI 引脚上检测到错误,则该位会设置为 1。
该位对 SAFETY_ERR_STAT 寄存器中的 ERROR_PIN_FAIL 位进行镜像
D[2]
D[1]
D[0]
WD_ERR:看门狗错误状态位
–
当 WD_RST_EN 位(SAFETY_FUNC_CFG 中的位 3)设置为 1 时,在 WD_FAIL_CNT[2:0] 计数器达到计数 7 之后下次发生
糟糕或超时事件(即 7+1)时,该位会设置为 1。如发生诊断状态超时,也会设置为 1。
–
该位对 SAFETY_ERR_STAT 寄存器中的 WD_FAIL 位进行镜像
ENDRV_ERR:启用驱动器错误
–
当检测到 ENDRV 引脚输出与 ENDRV 输入反馈之间存在不匹配情况时该位设置为 1。如果外部 RC 延迟减缓电平变化,使其长
于内部抗尖峰脉冲时间(32µs 典型值),它可能短暂设置为 1,具体取决于该引脚的外部 RC 负载和读取该位的时序。
–
如果故障不再存在,则清零。
TRIM_ERR_VMON:VMON 调整错误状态位
–
–
当检测到不匹配电压监控器调整错误时该位设置为 1。
在内部 NPOR 之后以及故障不再存在时清零。
80
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.5.4.7 SAFETY_STAT_5 寄存器
初始化源:POR、LBIST 之后重新初始化
控制器访问:只读 (RD_SAFETY_STAT_5)
Figure 5-29. SAFETY_STAT_5 寄存器
D7
RSV
0b
D6
RSV
0b
D5
RSV
0b
D4
RSV
0b
D3
RSV
0b
D2
FSM[2]
0b
D1
FSM[1]
1b
D0
FSM[0]
1b
D[2:0]
FSM[2:0]:当前器件状态
– 反映当前器件状态(在 NPOR 或 LBIST 后重新初始化之后,位将立即更新以反映当前器件状态)
●待机状态:00h
●复位状态:03h
●诊断状态:07h
●活动状态:05h
●安全状态:04h
5.5.4.8 SAFETY_ERR_CFG 寄存器
初始化源:NPOR
控制器访问:读取 (RD_SAFETY_ERR_CFG)
写入 (WR_SAFETY_ERR_CFG)。仅在诊断状态下才可能发生写入更新。写入访问通过 SW_LOCK 命令进
行锁定。
Figure 5-30. 寄存器
D7
D6
D5
D4
D3
D2
D1
D0
CFG_LOCK
0b
SAFE_LOCK_T SAFE_LOCK_T SAFE_LOCK_T SAFE_LOCK_T
SAFE_TO
[2]
SAFE_TO
[1]
SAFE_TO
[0]
HR
[3]
HR
[2]
HR
[1]
HR
[0]
0b
0b
0b
0b
0b
0b
0b
D[7:5] SAFE_TO[2:0]:安全状态超时设置
–
–
–
–
–
安全状态持续时间具有时间限制,以针对潜在的 MCU 锁定 状态提供保护。
超时持续时间 = (2 × SAFE_TO[2:0] + 1) × 22ms。
最短持续时间为 22ms。
最长持续时间为 330ms。
22ms 时间基准具有 5% 的精度(来自 4MHz 内部振荡器)
D[4:1] SAFE_LOCK_THR[3:0]
–
–
将相应器件的 DEV_ERR_CNT[3:0] 阈值设置为器件在安全状态下的值,而无论是否发生安全状态超时事件
当 NO_SAFE_TO 位(SAFETY_FUNC_CFG 寄存器位 7)设置为 1 后:
●
当 DEV_ERR_CNT[3:0] < SAFE_LOCK_THR[3:0] + 1 时,从安全状态到复位状态的安全状态超时转换时间通过
SAFE_TO[2:0] 位设置进行控制。安全状态超时持续时间的计算方法为 (SAFE_TO[2:0] × 2 + 1) × 22ms。
●
当 DEV_ERR_CNT[3:0] 计数器达到 SAFE_LOCK_THR[3:0] + 1 值后,器件会保持锁定 在安全状态。
–
当 NO_SAFE_TO 位(SAFETY_FUNC_CFG 寄存器位 7)清零后:
●
当 DEV_ERR_CNT[3:0] < SAFE_LOCK_THR[3:0] + 1 时,从安全状态到复位状态的超时转换时间通过 SAFE_TO[2:0] 位设
置进行控制。延时时间持续时间的计算方法为 (SAFE_TO[2:0] × 2 + 1) × 22ms。
●
当 DEV_ERR_CNT[3:0] 计数器达到 SAFE_LOCK_THR[3:0] + 1 值时,器件会在 680ms 后转换至复位状态。
–
–
旨在支持软件调试和开发,不建议用于常规功能运行。
0000b 设置是默认设置,具有与 1111b 设置相同的效果。这两种设置都可以提供最小阈值。
D[0]
CFG_LOCK
–
–
寄存器锁定访问控制。
当设置为 1 时,无法通过 SPI WR 访问更新寄存器内容。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
81
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.5.4.9 SAFETY_BIST_CTRL 寄存器
初始化源:NPOR
控制器访问:读取 (RD_SAFETY_BIST_CTRL)
写入 (WR_SAFETY_BIST_CTRL)。写入访问通过 SW_LOCK 命令进行锁定。
Figure 5-31. SAFETY_BIST_CTRL 寄存器
D7
D6
D5
D4
EE_CRC_CHK
0b
D3
RSV
0b
D2
LBIST_EN
0b
D1
ABIST_EN
0b
D0
ABIST_EN
0b
BIST_DEG_CN BIST_DEG_CN AUTO_BIST_DI
T[1]
0b
T[0]
0b
S
0b
D[7:6] BIST_DEG_CNT[1:0]:活动 ABIST 期间的抗尖峰脉冲滤波器持续时间设置
–
–
–
–
该位控制每个安全监控电压的抗尖峰脉冲滤波器持续时间。
分辨率为 15µs(最小设置为 15µs,最大设置为 60µs):bist_deglitch = (BIST_DEG_CNT[1:0] + 1) × 15µs。
15µs 时间基准具有 5% 的精度(来自 4MHz 内部振荡器)。
在活动状态下运行 ABIST 时,TI 建议将其设置为最长抗尖峰脉冲时间。
D[5]
D[4]
AUTO_BIST_DIS
–
–
该位控制仅当器件从诊断、活动或安全状态进入复位状态时在从复位状态转换到诊断状态时执行的自动 BIST。
当设置为 1 时,会执行自动 BIST 运行,但在从待机状态上电时的自动 BIST 运行除外。
EE_CRC_CHK:重新计算 EEPROM CRC8
–
–
该位控制 EEPROM CRC8 校验功能
当设置为 1 时,会重新加载 EEPROM 内容,并且重新计算 CRC8 并与 EEPROM DFT 寄存器中存储的预期值进行比较。
注:对于每个上电事件,会重新加载 EEPROM 内容并重新计算其 CRC8。
–
自检状态通过 SAFETY_STAT_2 寄存器中的位 4 进行检查。
D[3]
RSV,可读且可写,没有影响
LBIST_EN:启用 LBIST 运行
D[2]
–
–
–
该位控制 LBIST 运行(还运行 ABIST)。
自检状态通过 SAFETY_STAT_3 寄存器中的 D1 和 D4 位进行监控。
LBIST_EN 位将 DIAG_EXIT_MASK 位清零。诊断状态超时计数器仅在 LBIST 运行期间停止。在 LBIST 完成之后,超时计数器
从最后的值继续计数。要保持在诊断状态,必须在 LBIST 完成后将 DIAG_EXIT_MASK 位设置为 1。对于从诊断状态到活动状态
的转换,DIAG_EXIT 位必须设置为 1。
D[1]
D[0]
ABIST_EN:启用 ABIST 运行(与 D[0] 相同)
–
–
该位控制模拟 UV、OV 和 LOC BIST 运行。
自检状态通过 SAFETY_STAT_3 寄存器中的 D0、D2 和 D3 位以及 SAFETY_STAT4 寄存器中的 D5 位进行监控。
ABIST _EN:启用模拟 BIST 运行(与 D[1] 相同)
–
–
该位控制模拟 UV、OV 和 LOC BIST 运行。
自检状态通过 SAFETY_STAT_3 寄存器中的 D0、D2 和 D3 位以及 SAFETY_STAT4 寄存器中的 D5 位进行监控。
82
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.5.4.10 SAFETY_CHECK_CTRL 寄存器
初始化源:NPOR、LBIST 之后重新初始化
控制器访问:读取 (RD_SAFETY_CHECK_CTRL)
写入 (WR_SAFETY_CHECK_CTRL)。
Figure 5-32. SAFETY_CHECK_CTRL 寄存器
D7
CFG_CRC_EN
0b
D6
RSV
0b
D5
ENABLE_DRV
0b
D4
RSV
1b
D3
RSV
0b
D2
NO_ERROR
1b
D1
D0
DIAG_EXIT
0b
DIAG_EXIT_M
ASK
0b
D[7]
CFG_CRC_EN
–
–
–
–
该位控制是否针对器件配置寄存器启用 CRC8 保护。
当设置为 1 时,会针对所有器件配置寄存器计算 CRC8 并与 SAFETY_CFG_CRC 寄存器中存储的 CRC8 值进行比较。
TI 建议首先设置所需的器件配置,然后更新 SAFTY_CFG_CRC 寄存器,再将该位设置为 1。
以下寄存器受到保护:
●SAFETY_FUNC_CFG 寄存器
●DEV_REV(器件版本)寄存器
●SAFETY_PWD_THR_CFG 寄存器
●SAFETY_ERR_CFG 寄存器
●WD_TOKEN_CFG 寄存器
●WD_WIN1_CFG 寄存器
●WD_WIN2_CFG 寄存器
●SAFETY_ERR_PWM_L 寄存器
●DEV_CFG2 寄存器
●DEV_CFG1 寄存器(仅 D6 位)
D[6]
RSV,可读且可写,对器件状态或 ENDRV 和 NRES 输出没有影响
D[5]
ENABLE_DRV
–
–
控制 ENDRV 输出的启用。
除了将该位设置为 1 之外,看门狗失效计数器必须递减至低于默认计数值 5 才能启用 ENDRV 输出。
D[4:3] RSV,可读且可写,对器件状态或 ENDRV 和 NRES 输出没有影响
D[2]
NO_ERROR
–
该位启用 ERROR/WDI 引脚的 MCU ESM 监控。启用后,MCU ESM 会在检测到错误时将器件从活动状态转换至安全状态。
●0b = MCU ESM 启用并且 ERROR/WDI 引脚受到监控。在活动状态下检测到的故障会导致转换至安全状态,在诊断状态下检
测到的故障不会导致转换至安全状态。
●1b = MCU ESM 未启用并且 ERROR/WDI 引脚不受监控,活动状态下的故障不会导致转换至安全状态。
如果在 NO_ERROR = 0(MCU ESM 启用)时检测到故障:
–
●将出现 SAFETY_ERR_STAT 寄存器中的 ERROR_PIN_FAIL 状态位。
●会设置 SAFETY_STAT_4 寄存器中的 MCU_ERR 状态位。
D[1]
D[0]
DIAG_EXIT_MASK
–
–
–
控制从诊断状态退出。
无论是否发生诊断状态超时事件或者是否设置 DIAG_EXIT 位,当该位设置为 1 时,将禁用从诊断状态退出。
建议仅针对软件调试和开发使用该功能,不得在功能模式下将其激活。
DIAG_EXIT
–
–
控制从诊断状态退出并进入活动状态
当设置为 1 并且 DIAG_EXIT_MASK 位为 0 时,器件会从诊断状态转换至活动状态。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
83
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.5.4.11 SAFETY_FUNC_CFG 寄存器
初始化源:NPOR
控制器访问:读取 (RD_SAFETY_FUNC_CFG)
写入 (WR_SAFETY_FUNC_CFG)。仅在诊断状态下才可能发生写入更新。写入访问通过 SW_LOCK 命令
进行锁定。
Figure 5-33. SAFETY_FUNC_CFG 寄存器
D7
NO_SAFE_TO ERROR_CFG
1b 0b
NO_SAFE_TO
控制安全状态超时功能的启用和禁用。
D6
D5
WD_CFG
0b
D4
IGN_PWRL
0b
D3
WD_RST_EN
0b
D2
D1
RSV
0b
D0
DIS_NRES_M
ON
VDD_3_5_SEL
X
1b
D[7]
–
– 当设置为 1 时:安全状态超时禁用。当 DEV_ERR_CNT[3:0] 计数器达到 SAFE_LOCK_THR[3:0] + 1 值后,器件会在安全状
态下保持锁定 。
– 当清零时:安全状态超时启用。当 DEV_ERR_CNT[3:0] 计数器达到 SAFE_LOCK_THR[3:0] + 1 值时,器件会在 680ms 后转
换至复位状态。
D[6]
ERROR_CFG:MCU ESM 配置位
–
当清零时:会选择 PWM 模式(可用作外部时钟监控器)。预期 ERROR/WDI 引脚低电平和高电平持续时间由
SAFETY_ERR_PWM_H 和 SAFETY_ERR_PWM_L 寄存器进行控制(请分别参阅Section 5.5.4.13和Section 5.5.4.14)。
–
–
当设置为 1 时:会选择 TMS570 模式。ERROR 引脚低电平持续时间阈值由 SAFETY_ERR_PWM_L 寄存器进行设置。
使用 SAFETY_CHECK_CTRL 寄存器中的 NO_ERROR 位来启用 MCU ESM 功能。
D[5]
D[4]
WD_CFG:看门狗功能配置位
–
–
当清零时:触发模式(默认模式)– 通过 ERROR/WDI 引脚输入看门狗触发。
当设置为 1 时:Q&A 模式 – 通过 SPI 输入看门狗应答。
IGN_PWRL:点火开关电源锁存控制位
–
控制点火开关电源锁存的启用。
注:仅当器件处于诊断状态时才能更改该位。
–
–
当清零时:在 IGN 引脚处于低电平的情况下,器件进入待机状态。由 CANWU 事件清除。
当设置为 1 时:IGN 引脚可能会被拉低,但器件保持上电状态。
D[3]
D[2]
WD_RST_EN
–
–
1b = 当检测到看门狗故障时(WD_FAIL_CNT[2:0] 计数器达到计数 7+1)启用到复位状态的转换。
0b(默认值)= 当检测到看门狗故障事件时(WD_FAIL_CNT[2:0] 计数器达到计数7 + 1)禁用到复位状态的转换。
DIS_NRES_MON
–
当清零时:在活动状态下,NRES 引脚上读回电平与 NRES 引脚输出驱动器状态之间的差异会导致转换至安全状态并且会设置
NRES_ERR 位。
–
当设置为 1(默认状态)时:会由于读回 NRES 引脚电平与 NRES 驱动器状态之间的差异而禁用状态转换。(默认状态)注:如
果检测到读回 NRES 引脚电平与 NRES 驱动器状态之间的差异,则仍会设置 NRES_ERR 位。
D[1]
D[0]
RSV,在诊断状态下可读且可写,对器件状态或 ENDRV 和 NRES 输出没有影响
VDD_3_5_SEL:上电时的 VDD3/VDD5 选择状态位
–
在上电时对 SEL_VDD3/5 输入引脚进行采样和锁存。
●0b = 5V 设置(SEL_VDD3/5 引脚接地)
●1b = 3.3V 设置(未连接 SEL_VDD3/5 引脚)
●复位状态下的值取决于首次上电时 SEL_VDD3/5 引脚的状态
该位是只读的。
–
注:该位与 DEV_CFG1 位 D7 相同。
84
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.5.4.12 SAFETY_ERR_STAT 寄存器
初始化源:NPOR
控制器访问:读取 (RD_SAFETY_ERR_STAT)
写入 (WR_SAFETY_ERR_STAT)。仅在诊断状态下才可能发生写入更新。写入访问通过 SW_LOCK 命令进
行锁定。
Figure 5-34. SAFETY_ERR_STAT 寄存器
D7
D6
RSV
0b
D5
D4
WD_FAIL
0b
D3
D2
D1
D0
ERROR_PIN_F
AIL
DEV_ERR_CN DEV_ERR_CN DEV_ERR_CN DEV_ERR_CN
RSV
T[3]
0b
T[2]
0b
T[1]
0b
T[0]
0b
0b
0b
D[7:6] RSV
D[5]
ERROR_PIN_FAIL
–
仅当 NO_ERROR = 0(SAFETY_CHECK_CTRL 寄存器中的 D2 位)时,会在 MCU ESM 模块在 ERROR/WDI 引脚上检测到
故障时设置为 1。当器件处于活动状态并且 NO_ERROR = 0 时,器件会在该 ERROR_PIN_FAIL 位设置为 1 时进入安全状态。
如发生诊断状态超时,也会设置为 1。
–
通过使用 SPI 向该位写入 0 进行清除,或在复位事件期间清零。注:在诊断状态下,还可以向该位写入 1,将其设置为 1 所产生
的器件级影响与在 ERROR/WDI 引脚上检测到故障相同。
D[4]
WD_FAIL
–
当 WD_RST_EN 位(SAFETY_FUNC_CFG 中的位 3)设置为 1 时,在看门狗失效计数器达到计数 7 之后下次发生不良事件
(即 7 + 1)时,该位会设置为 1。如发生诊断状态超时,也会设置为 1。
–
当看门狗失效计数器小于 7 时通过使用 SPI 向该位写入 0 进行清除,或在复位事件期间清零。注:在诊断状态下,还可以向该位
写入 1,在退出诊断状态时将其设置为 1 会导致转换至安全状态。
D[3:0] DEV_ERR_CNT[3:0]
–
–
跟踪当前器件错误计数。
由 SPI WR 访问进行覆盖,但仅限诊断模式。
5.5.4.13 SAFETY_ERR_PWM_H 寄存器
初始化源:NPOR
控制器访问:读取 (RD_SAFETY_ERR_PWM_H)
写入 (WR_SAFETY_ERR_PWM_H)。仅在诊断状态下才可能发生写入更新。写入访问通过 SW_LOCK 命
令进行锁定。
Figure 5-35. SAFETY_ERR_PWM_H 寄存器
D7
PWMH[7]
1b
D6
PWMH[6]
0b
D5
PWMH[5]
1b
D4
PWMH[4]
0b
D3
PWMH[3]
1b
D2
PWMH[2]
0b
D1
PWMH[1]
0b
D0
PWMH[0]
0b
D[7:0] PWMH[7:0]:PWM 模式下 ERROR/WDI 引脚高电平阶段持续时间(分辨率为 15µs)
–
控制预期的高电平阶段持续时间(分辨率为 15µs)
使用Equation 17 和Equation 18 来计算高电平脉冲持续时间 tPWM_HIGH 的最小值和最大值。
(15µs 时间基准具有 5% 的精度,来自 4MHz 内部振荡器)
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
85
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.5.4.14 SAFETY_ERR_PWM_L 寄存器
初始化源:NPOR
控制器访问:读取 (RD_SAFETY_ERR_PWM_L)
写入 (WR_SAFETY_ERR_PWM_L)。仅在诊断状态下才可能发生写入更新。写入访问通过 SW_LOCK 命令
进行锁定。
Figure 5-36. SAFETY_ERR_PWM_L 寄存器
D7
PWML[7]
0b
D6
PWML[6]
0b
D5
PWML[5]
1b
D4
PWML[4]
1b
D3
PWML[3]
1b
D2
PWML[2]
1b
D1
PWML[1]
0b
D0
PWML[0]
1b
D[7:0] PWML[7:0]:ERROR/WDI 引脚低电平阶段持续时间
控制预期低电平阶段持续时间。
–
●当 ERR_CFG 位为 0(处于 PWM 模式)时:PWM 低电平阶段持续时间(分辨率为 15µs)
使用Equation 19 和Equation 20 来计算低电平脉冲持续时间 tPWM_LOW 的最小值和最大值。
(15µs 时间基准具有 5% 的精度,来自 4MHz 内部振荡器)
●当 ERR_CFG 位设置为 1(TMS570 模式)时:错误低电平持续时间(分辨率为 5µs)
使用Equation 15 和Equation 16 来计算低电平持续时间 tTMS570_LOW 的最小值和最大值。
(5µs 时间基准具有 5% 的精度,来自 4MHz 内部振荡器)
5.5.4.15 SAFETY_PWD_THR_CFG 寄存器
初始化源:NPOR
控制器访问:读取 (RD_SAFETY_PWD_THR_CFG)
写入 (WR_SAFETY_PWD_THR_CFG)。仅在诊断状态下才可能发生写入更新。写入访问通过 SW_LOCK
命令进行锁定。
Figure 5-37. SAFETY_PWD_THR_CFG 寄存器
D7
RSV
D6
RSV
0b
D5
RSV
0b
D4
RSV
0b
D3
PWD_THR[3]
1b
D2
PWD_THR[2]
1b
D1
PWD_THR[1]
1b
D0
PWD_THR[0]
1b
0b
D[7:4] RSV
D[3:0] PWD_THR[3:0]:用于将器件断电的器件错误计数阈值
–
–
当 DEV_ERR_CNT[3:0] 计数器达到编程的阈值时,器件会断电。
器件会在发生新的唤醒或 ignition 事件时恢复。
5.5.4.16 SAFETY_CFG_CRC 寄存器
初始化源:NPOR
控制器访问:读取 (RD_SAFETY_CFG_CRC)
写入 (WR_SAFETY_CFG_CRC)。仅在诊断状态下才可能发生写入更新。写入访问通过 SW_LOCK 命令进
行锁定。
Figure 5-38. SAFETY_CFG_CRC 寄存器
D7
CFG_CRC[7]
0b
D6
CFG_CRC[6]
0b
D5
CFG_CRC[5]
0b
D4
CFG_CRC[4]
1b
D3
CFG_CRC[3]
0b
D2
CFG_CRC[2]
0b
D1
CFG_CRC[1]
0b
D0
CFG_CRC[0]
0b
D[7:0] CFG_CRC[7:0]:安全配置寄存器的 CRC8 值
86
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.5.4.17 诊断
5.5.4.17.1 DIAG_CFG_CTRL 寄存器
初始化源:NPOR、LBIST 之后重新初始化
控制器访问:读取 (RD_DIAG_CFG_CTRL)
写入 (WR_DIAG_CFG_CTRL)
Figure 5-39. DIAG_CFG_CTRL 寄存器
D7
MUX_EN
0b
D6
SPI_SDO
0b
D5
MUX_OUT
0b
D4
INT_CON[2]
0b
D3
INT_CON[1]
0b
D2
INT_CON[0]
0b
D1
MUX_CFG[1]
0b
D0
MUX_CFG[0]
0b
D[7]
MUX_EN:启用诊断多路复用器输出
0b = 禁用(三态)
1b = 使能
D[6]
SPI_SDO:用于在互联测试期间控制 SPI_SDO 输出缓冲器状态
要检查 SDO 诊断,请使用以下序列:
●MUX_CFG[1:0] 配置必须为 01b(数字多路复用器模式)
●SPI NCS 必须保持在高电平
●SDO 引脚的状态由 SPI_SDO 位进行控制
D[5]
MUX_OUT:诊断多路复用器输出状态控制位
注:当 MUX_CFG 位设置为 00b 并且 MUX_EN 位设置为 1 时
D[4:2] INT_CON[2:0]:器件互连测试配置位
000b = 无活动互连测试
001b = 在诊断多路复用器输出上观察到的 ERR 输入状态
010b = 在诊断多路复用器输出上观察到的 SPI_NCS 输入状态
011b = 在诊断多路复用器输出上观察到的 SPI_SDI 输入状态
100b = 在诊断多路复用器输出上观察到的 SPI_SCLK 输入
101b = 不适用
110b = 不适用
111b = 不适用
D[1:0] MUX_CFG[1:0]:诊断多路复用器配置
00b = 多路复用器输出由 MUX_OUT 位(DIAG_CFG_CTRL 寄存器中的位 5)控制
01b = 数字多路复用器模式
10b = 模拟多路复用器模式
11b = 器件互连模式(输入引脚互连测试)
5.5.4.17.2 DIAG_MUX_SEL 寄存器
初始化源:NPOR、LBIST 之后重新初始化
控制器访问:读取 (RD_DIAG_MUX_SEL)
写入 (WR_DIAG_MUX_SEL)
Figure 5-40. DIAG_MUX_SEL 寄存器
D7
MUX_SEL[7]
0b
D6
MUX_SEL[6]
0b
D5
MUX_SEL[5]
0b
D4
MUX_SEL[4]
0b
D3
MUX_SEL[3]
0b
D2
MUX_SEL[2]
0b
D1
MUX_SEL[1]
0b
D0
MUX_SEL[0]
0b
D[7:0] MUX_SEL[7:0]:诊断多路复用器通道选择
注:多路复用器通道表取决于 DIAG_CFG_CTRL 寄存器中的 MUX_CFG[1:0] 位设置(请参阅Section 5.5.4.17.1)。
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
87
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.5.5 看门狗计时器
5.5.5.1 WD_TOKEN_FDBK 寄存器
初始化源:NPOR
控制器访问:读取 (RD_WD_TOKEN_FDBK)
写入 (WR_WD_TOKEN_FDBK)。仅在诊断状态下才可能发生写入更新。写入访问通过 SW_LOCK 命令进
行锁定。
Figure 5-41. WD_TOKEN_FDBK 寄存器
D7
FDBK[3]
0b
D6
FDBK[2]
0b
D5
FDBK[1]
0b
D4
FDBK[0]
0b
D3
D2
D1
D0
TOKEN_SEED[ TOKEN_SEED[ TOKEN_SEED[ TOKEN_SEED[
3]
2]
1]
0]
0b
0b
0b
0b
D[7:4] FDBK[3:0]:看门狗问题(令牌) FSM 反馈配置位
–
–
–
–
–
FDBK [3:0] 位控制生成的问题和马尔可夫链多项式序列
该器件具有一系列生成问题(共 16 个),重复或序列排序可通过 FDBK[3:0] 位进行调节
FDBK[3:2] 控制 Q&A 模式下的看门狗问题(令牌)生成。
FDBK[2:1] 控制用于看门狗问题(令牌)生成的 LFSR 配置。
FDBK[0] RSV
D[3:0] TOKEN_SEED[3:0]:看门狗令牌种子值,用于生成一组新问题(令牌)
–
只能在诊断状态下(复位之后)重新初始化看门狗之后由 MCU 更新令牌种子值。新的 TOKEN_SEED[3:0] 值在进行另一个从复
位状态到其他状态的转换 (AUTO_BIST_DIS = 1) 之后生效。
–
仅用于 Q&A 模式。
5.5.5.2 WD_WIN1_CFG 寄存器
初始化源:NPOR
控制器访问:读取 (RD_WD_WIN1_CFG)
写入 (WR_WD_WIN1_CFG)。仅在诊断状态下才可能发生写入更新。写入访问通过 SW_LOCK 命令进行锁
定。
Figure 5-42. WD_WIN1_CFG 寄存器
D7
RSV
0b
D6
RT[6]
1b
D5
RT[5]
1b
D4
RT[4]
1b
D3
RT[3]
1b
D2
RT[2]
1b
D1
RT[1]
1b
D0
RT[0]
1b
D[7]
D[6:0] RT[6:0]:看门狗窗口 1 持续时间设置
要计算 tWIN1 时间段的最小值和最大值,请参阅Equation 1 和Equation 2。
RSV
–
5.5.5.3 WD_WIN2_CFG 寄存器
初始化源:NPOR
控制器访问:读取 (RD_WD_WIN2_CFG)
写入 (WR_WD_WIN2_CFG)。仅在诊断状态下才可能发生写入更新。写入访问通过 SW_LOCK 命令进行锁
定。
Figure 5-43. WD_WIN2_CFG 寄存器
D7
RSV
D6
RSV
0b
D5
RSV
0b
D4
RT[4]
1b
D3
RW[3]
1b
D2
RW[2]
0b
D1
RW[1]
0b
D0
RW[0]
0b
0b
D[7:5] RSV
D[4:0] RW[4:0]:看门狗窗口 2 持续时间设置
要计算 tWIN2 时间段的最小值和最大值,请参阅Equation 3 和Equation 4。
–
88
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
5.5.5.4 WD_TOKEN_VALUE 寄存器
初始化源:NPOR、LBIST 之后重新初始化
控制器访问:只读 (RD_WD_TOKEN_VALUE)
Figure 5-44. WD_TOKEN_VALUE 寄存器
D7
WD_FAIL_TH
1b
D6
RSV
0b
D5
RSV
0b
D4
RSV
0b
D3
TOKEN[3]
0b
D2
TOKEN[2]
0b
D1
TOKEN[1]
0b
D0
TOKEN[0]
0b
D[7]
WD_FAIL_TH
–
–
当看门狗失效计数器达到计数 5 或更高(SAFETY_STAT_2 寄存器中的 WD_FAIL_CNT[2:0] 位)时设置为 1。
当看门狗失效计数器达到小于 5 的计数(SAFETY_STAT_2 寄存器中的 WD_FAIL_CNT[2:0] 位)时清零。
D[6:4] RSV
D[3:0] TOKEN[3:0]:看门狗问题(令牌)
–
–
MCU 必须读取(或计算)当前问题(令牌),以生成正确的应答字节。
仅用于 Q&A 模式。
5.5.5.5 WD_STATUS 寄存器
初始化源:NPOR、LBIST 之后重新初始化
控制器访问:只读 (RD_WD_STATUS)
Figure 5-45. WD_STATUS 寄存器
D7
D6
D5
ANSWER_ERR
0b
D4
D3
WD_CFG_CHG
0b
D2
SEQ_ERR
0b
D1
TIME_OUT
0b
D0
WD_ANSW_C WD_ANSW_C
WD_WRONG_
CFG
ANSWER_EAR
LY
NT
[1]
NT
[0]
1b
1b
0b
0b
D[7:6] WD_ANSW_CNT[1:0]:当前看门狗应答计数
仅用于 Q&A 模式。
ANSWER_ERR:用于显示错误的应答 x 字节的看门狗错误状态位(以前称为 TOKEN_ERR)
–
D[5]
–
一旦应答 x 字节 (WD_TOKEN_RESPx) 不正确,该位就立即设置为 1。如果后续应答再次正确或在新看门狗序列的开始,该标
志会清除。该位不会在进行 SPI 读取时清除。
–
仅用于 Q&A 模式。
D[4]
D[3]
D[2]
WD_WRONG_CFG
当 WD_WIN1_CFG 或 WD_WIN2_CFG 位设置为 00h 时设置为 1。
WD_CFG_CHG:看门狗配置更改状态位
当 WD_WIN1_CFG 或 WD_WIN2_CFG 设置更改时该位设置为 1。该位在新看门狗序列的开始清除。
SEQ_ERR:任一应答字节错误
–
–
–
–
时序错误或应答错误。
仅用于 Q&A 模式。
D[1]
TIME_OUT:在看门狗序列内未接收到看门狗事件(触发或四个应答 x 字节)(超时事件)
–
–
–
–
在触发模式(默认模式)下:如果在看门狗序列期间未在 ERROR/WDI 引脚上接收到触发,则设置为 1。
在 Q&A 模式下:如果在看门狗序列期间接收到的应答 x 字节数少于四,则设置为 1。
该标志可用于将 MCU 时序与器件看门狗重新同步。
由 SPI 读取访问清零,在看门狗良好事件 或不良事件 之后清零,或在复位事件期间清零。注:在诊断状态下,还可以向该位写
入 1,将其设置为 1 所产生的器件级影响与在 ERROR/WDI 引脚上检测到故障相同。
D[0]
ANSWER_EARLY:应答 x 字节完成得太早或触发太早(以前称为 TOKEN_EARLY)
如果在窗口 1 期间返回四个应答字节或在窗口 1 中发生触发,则设置为 1。
–
Copyright © 2016–2017, Texas Instruments Incorporated
详细 说明
89
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
5.5.5.6 WD_ANSWER 寄存器
初始化源{:NPOR
控制器访问:只写 (WR_WD_ANSWER)
Figure 5-46. WD_ANSWER 寄存器
D7
WD_ANSW[7]
0b
D6
WD_ANSW[6]
0b
D5
WD_ANSW[5]
0b
D4
WD_ANSW[4]
0b
D3
WD_ANSW[3]
0b
D2
WD_ANSW[2]
0b
D1
WD_ANSW[1]
0b
D0
WD_ANSW[0]
0b
D[7:0] WD_ANSW[7:0]:应答字节
–
–
有关应答字节的详细信息,请参阅Section 5.4.15.4。
仅用于 Q&A 模式。
5.5.6 传感器电源
5.5.6.1 SENS_CTRL 寄存器
初始化源:NPOR
控制器访问:读取 (RD_SENS_CTRL)
写入 (WR_SENS_CTRL)。
Figure 5-47. SENS_CTRL 寄存器
D7
RSV
D6
RSV
0b
D5
RSV
0b
D4
VDD5_EN
1b
D3
RSV
0b
D2
RSV
0b
D1
RSV
0b
D0
VSOUT1_EN
0b
0b
D[7:5] RSV
D[4]
VDD5_EN:如果清零,则 VDD5 稳压器会关闭。
–
该位默认设置为 1,并且在发生 VDD5 过热情况时清除(由 SAFETY_STAT1 寄存器中的 VDD5_OT 位 D1 指示)。
注:VDD5 稳压器禁用时,VDD5_ILIM 位(SAFETY_STAT_1 寄存器中的 D7 位)设置为 1,并且只要 VDD5 稳压器禁用(或
VDD5_EN 位为 0),该位就保持设置为 1。不过,VDD5_OV 和 VDD5_UV 位会反映 VDD5 稳压器上的过压或欠压情况。
D[3:1] RSV
D[0] VSOUT1_EN:传感器电源使能位(将该位设置为 1 可启用 VSOUT1 传感器电源)
–
该位默认清零,必须由 MCU 设置为 1 才能启用 VSOUT1 传感器电源。如果发生 VSOUT1 过热情况(由 SAFETY_STAT1 稳压
器中的 VSOUT1_OT 位 D2 指示),VSOUT1 稳压器将禁用,并且该位 (VSOUT1_EN) 会清零。当 VSOUT1 传感器电源中的过
热情况不再存在时,必须重新启用 VSOUT1 传感器电源。
90
详细 说明
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
6 应用和实现
NOTE
以下 应用 部分的信息不属于 TI 组件规范,TI 不担保其准确性和完整性。客户应负责确定 TI
组件是否适用于其应用。客户应验证并测试其设计是否能够实现,以确保系统功能。
6.1 应用信息
TPS65381A-Q1 器件是一款多轨电源,其中包含一个降压前置稳压器、一个线性控制器、一个 5V 线性稳压
器、一个可编程 3.3V 5V 线性稳压器以及一个线性跟踪稳压器(具有对电池短路或接地短路保护功
能)。该器件具有许多诊断和监控功能。该器件为许多不同的应用提供了电源管理 基础。
或
6.2 典型应用
以下设计要求和设计流程举例说明了如何为用于典型应用的 TPS65381A-Q1 器件选择组件值。由于其中的
许多稳压器是可调节的,因此提供了公式来计算特定应用的组件值。有关其他参考,另请参阅节 9.1.1中列
出的设计检查清单和应用手册。
Copyright © 2016–2017, Texas Instruments Incorporated
应用和实现
91
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
Battery Supply voltage
(must be reverse protected and
may need to be filtered for EMC)
100 nF
(50 V)
Enable output signal for for External Power
Stages or Peripheral Wake-Up
100 nF
(50 V)
VBAT_SAFING
VCP
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
ENDRV
SEL_VDD3/5
IGN
1
2
3
4
5
10 µF
(50 V)
100 nF
(50 V)
Open for VDD3/5 = 3.3 V
GND for VDD3/5 = 5 V
0.1 µF
CP1
IGNITION Input signal
10 nF
(50 V)
0.01 µF
VDD6: Preregulated Supply
L1 = 33 µH
CP2
VBATP
D1
PGND
22 µF
22 µF
SDN6
To MCU Reset input
ESR
NRES
VDD6
Q1
6
To MCU GPIO input for
observing digital signals
DIAG_OUT
VDD1_G
PGND
7
VDD1: MCU
CORE Supply
To MCU ADC input for
observing analog signals
TPS65381-Q1
TPS65381A-Q1
100 kꢀ
8
NCS
43.2 ꢀ(1)
22 µF
To
MCU
SPI
SDI
9
VDD1_SENSE
GND
10
11
VDD5 or
VDD3/5
80.6 ꢀ
SDO
SCLK
VDDIO
100 nF
(3)
RRSTEXT
RSTEXT
ERROR/WDI
CANWU
VSFB1
VDD3: MCU IO Supply
VDD5: CAN Tranceiver Supply
VDD3/5
VDD5
12
13
14
22 kꢀ
ERROR input signal or
Watchdog trigger signal from MCU
4.7 µF
4.7 µF
Wake-up from CAN transceiver
GND
GND or any reference voltage
(for instance VDD5 or VDD3/5)(2)
VTRACK1
15
VDD6 or Battery Supply voltage2
(must be reverse protected)
16 VSIN
VSOUT1 17
100 nF
(50 v)
(2)
4.7 µF
(50 V)
RVSFB2
(2)
RVSFB1
Copyright © 2017, Texas Instruments Incorporated
示例组件:
•
•
•
•
Q1:BUK9213-30A
D1:Vishay SS3H09/10、OnSemi MBRS340T3
D2:ROHM UDZSTE-176.2B
L1:TDK CLF10060NIT-330M-D 或 COILCRAFT MSS1246T-333ML
NOTE:
1. 针对 1.23V 输出电压使用 43.2Ω(建议针对 TI TMS570 MCU 使用该值)。更改该电阻器可获得不同的 VDD1 输出电压,VDD1_SENSE = 800mV。该电阻分压器中
电阻器的容差将影响 VDD1 调节和电压监控容差。建议使用容差为 0.1% 的电阻器。
2. RVSFB1 和 RVSFB2 配置 VSOUT1 电压。
–
–
–
–
引脚 16 (VSIN) 连接到引脚 27 (VDD6)(对于 VSOUT1 ≤ 5V)或引脚 29 (VBATP)(对于 5V < VSOUT1 < 9.5V)。
引脚 18 (VTRACK1) 连接到 GND(对于非跟踪模式)或基准电压(对于示例 VDD5 或 VDD3/5)(对于跟踪模式)。
该电阻分压器中电阻器的容差将影响 VSOUT1 调节和电压监控容差。建议使用容差为 0.1% 的电阻器。
有关详细信息,请参阅Section 5.3.5。
3. RRSEXT 配置复位延长时间。请参阅Section 4.5的复位和使能输出 部分。
Figure 6-1. 典型应用图
92
应用和实现
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
6.2.1 设计要求
在选择电容器时,应考虑以下特性:
•
在选择合适的电容器时,必须使用工作电压下的有效电容。电容器随运行电压而降额,有时高达 70%。
因此,电路的电容可能会超出Section 4中所列电容器的指定值范围。
•
•
电容器的温度和寿命也可能会影响有效电容,因此应加以考虑。
应考虑电容器的电压额定值,尤其是在也可能经历瞬态电压的高电压输入电路上。
在选择电容器时,必须考虑所有这些影响,以便电路具有电容器的应用运行条件(如温度、电压和寿命)下
该器件的指定电容。
VBATP 和 VBAT_SAFING 引脚是器件的电源输入。这些电源必须受到电池反向保护。电源还应针对目标应
用受到充分的瞬态保护并具有足够的噪声滤波功能。如果应用具有连接至 VBATP 引脚、VBAT_SAFING 引
脚或两者的噪声和高电流输出驱动器,则可能需要在输出驱动器和器件之间提供额外的滤波功能。
IGN 引脚是器件的唤醒输入。该输入提供高达 –7V 的保护。在该电压范围之外,IGN 引脚必须受到反向保
护。如果噪声的发生时间可能长于指定的抗尖峰脉冲时间,则 IGN 还应针对目标应用受到充分的瞬态保护并
具有足够的噪声滤波功能。
6.2.2 详细设计流程
6.2.2.1 VDD6 前置稳压器
必须考虑电感器、输出电容器和输出电容的总有效串联电阻 (ESR),以实现 VDD6 前置稳压器平衡运行。
输出电感器必须大于或等于最小电感 (22μH)。典型的额定电感为 33μH,该设计中选用的也是该值。
VDD6 前置稳压器的有效输出电容的额定值为 22μF 至 47μF。该设计选用了 22μF 的有效电容(在 6V 直流
运行点下)。该值允许在电压稳压器输入上提供额外的下游输入电容。要滤除高频信号,请使用并联的
10nF 和 0.1μF 电容器。如果使用更高的有效电容,则电压纹波会降低并且可以降低所需的 ESR。电容器的
有效电容应由电容器供应商提供,并且必须针对容差、寿命、温度和运行电压进行降额。
由于 VDD6 前置稳压器采用迟滞架构,因此使用输出电容需要控制 ESR。额定 ESR 范围为 100mΩ 至
300mΩ。使用Equation 21 计算实现平衡运行所需的最小总 ESR。
RESR = L/(15 × CEffective) = 33/(15 × 22) = 100mΩ
(21)
例如,电容器的数据表指出电容器的 ESR
为
4mΩ,PCB 设计的寄生参数提取为 6mΩ。仍可以使用
100mΩ 的 ESR 电阻器,或者可以将分立式 ESR 电阻器调整为 90mΩ,从而达到至少 100mΩ 的总有效
ESR。如果使用更大的有效电容,则根据公式可能得出低于 100mΩ 的 ESR 值。在这种情况下,仍应将总
ESR 提高至 100mΩ 总 ESR 最小值,以符合规格。
应使用高电压表面贴装式肖特基整流器二极管(如 SS3H9/10 或 MBRS340T3)。
Figure 6-2 显示了该配置。
Copyright © 2016–2017, Texas Instruments Incorporated
应用和实现
93
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
VDD6
SDN6
33 ꢀH
VDD6
ESR
100 mꢁ
10 nF
0.1 µF
22-µF Effective
Capacitance
Figure 6-2. VDD6 设计
6.2.2.2 VDD1 线性控制器
与 TPS65381A-Q1 器件配合使用的微处理器需要 1.23V 的内核电压。
VDD1 线性控制器的输出电压由 VDD1 输出与接地之间的电阻分压器进行设置,分得的电压连接至
VDD1_SENSE 引脚,该电压必须设置为 800mV。为了确保有足够的偏置电流流过电阻分压器,请将 R1 的
值选择为 80.6Ω。使用Equation 22 计算 R2 的电阻。
R2 = ([VDD1 × R1]/VVDD1_SENSE) – R1 = ([1.23V × 80.6Ω]/0.8V) – 80.6Ω = 43.3Ω
(22)
选择标准值 43.2Ω。
NOTE
该电阻分压器中 R1 和 R2 电阻器的容差将影响 VDD1 调节和电压监控容差。建议使用容差为
0.1% 的电阻器。
为 VDD1 线性控制器选择符合Section 4.5中 VDD1 – 具有外部 FET 的 LDO 中的要求的输出 FET。示例输
出 FET 包括 BUK9213-30A。输出 FET 的栅极连接至 VDD1_G 引脚。FET 的栅极和源极之间连接一个
100kΩ 电阻器。FET 的漏极连接至 VDD6 前置稳压器输出,该输出用作 VDD1 线性控制器的电源输入。
使用在 1.23V 下具有 22μF 有效电容的低 ESR 陶瓷输出电容器,以符合该数据表中列出的输出电容器的要
求。该输出可能需要更大的输出电容器,以确保在负载瞬态期间输出不会降至低于所需的稳压规格,具体取
决于应用。VDD1 输出电容的额定值高达 40μF。
Figure 6-3 显示了该配置。
94
应用和实现
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
VDD6
VDD1_G
VDD1
22 ꢁF
100 kꢀ
R2 = 43.2 ꢀ
VDD1_SENSE
R1 = 80.6 ꢀ
Figure 6-3. VDD1 设计
6.2.2.3 VSOUT1 跟踪线性稳压器(配置为跟踪 VDD5)
系统的其中一个传感器需要能够跟踪 VDD5 电源的 5V 电源。应设置配置以实现更高的效率。
VDD5 输出连接至 VTRACK1 引脚,该引脚针对跟踪模式配置稳压器。由于输出必须跟踪输入,因此可将
VSFB1 引脚连接至 VSOUT1 引脚,从而在 VSFB1 引脚上使用单位增益反馈。
为了提高效率,请使用 VDD6 前置稳压器作为电源。因此,VDD6 输出连接至 VSIN。在本机上,为 VSIN
引脚采用低 ESR 100nF 陶瓷电容器以稳定输入。
在 VSOUT1 输出上使用本地低 ESR 4.7μF 陶瓷电容器以实现环路稳定。该输出可能需要更大的输出电容
器,以确保在负载瞬态期间输出不会降至低于所需的稳压规格,具体取决于应用。VSOUT1 输出电容的额定
值高达 10μF。
Figure 6-4 显示了该配置。
VSFB1
VSIN
VTRACK1
VSOUT1
VDD5
VDD6
VSOUT1
4.7 ꢀF
100 nF
Figure 6-4. VSOUT1 设计 - 跟踪,无增益
Copyright © 2016–2017, Texas Instruments Incorporated
应用和实现
95
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
6.2.2.4 VSOUT1 跟踪线性稳压器的替代用法(配置为 3.3V 模式下的 6V 输出跟踪 VDD3/5)
系统具有一个需要必须跟踪 VDD3/5 电源(在 3.3V 下运行)的 6V 电源的传感器。
在 3.3V 模式下运行的 VDD3/5 电源连接至 VTRACK1 引脚,该引脚针对跟踪模式配置稳压器。由于输出必
须具有增益以使 6V 输出跟踪 3.3V 电源,因此在 VSFB1 引脚上使用增益反馈。为了实现所需的增益,在
VSOUT1 和 VSFB1 引脚之间连接一个电阻分压器。为 RVSFB1 电阻器选择 3.3kΩ 的值以平衡流过电阻分压
器的电流,以实现合理的偏置电流和损耗。使用Equation 23 计算 RVSFB2 的电阻。
RVSFB2 = ([VSOUT1 × RVSFB1]/VTRACK) – RVSFB1 = ([6V × 3.3kΩ]/3.3V) – 3.3kΩ = 2.7kΩ
(23)
选择标准值 2.7kΩ。
NOTE
该电阻分压器中 RVSFB1 和 RVSFB2 电阻器的容差将影响 VSOUT1 调节和电压监控容差。建议
使用容差为 0.1% 的电阻器。
由于所需的 VSOUT1 输出大于 5V,因此必须将 VBATP 电源用作跟踪电源。因此,将 VBATP 电源连接至
VSIN 引脚。在本机上,为 VSIN 引脚采用低 ESR 100nF 陶瓷电容器以稳定输入。
在 VSOUT1 引脚上使用本地低 ESR 4.7μF 陶瓷电容器以实现环路稳定。该输出可能需要更大的输出电容
器,以确保在负载瞬态期间输出不会降至低于所需的稳压规格,具体取决于应用。VSOUT1 输出电容的额定
值高达 10μF。
Figure 6-5 显示了该配置。
VSFB1
VSIN
VTRACK1
VSOUT1
VDD3/5
VBATP
VSOUT1
4.7 ꢁF
100 nF
RVSFB2 = 2.7 kꢀ
RVSFB1 = 3.3 kꢀ
Figure 6-5. VSOUT1 设计 - 跟踪,带增益 (VDD3/5)
96
应用和实现
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
6.2.2.5 为从 VDD5 到 5V 输入的 9V 输出跟踪配置的 VSOUT1 跟踪线性稳压器的替代用法
系统具有一个需要必须跟踪 VDD5 电源(在 5V 下运行)的 9V 电源的传感器。
VDD5 电源连接至 VTRACK1,该引脚针对跟踪模式配置稳压器。由于输出必须具有增益以使 9V 输出跟踪
5V 电源,因此在 VSFB1 引脚上使用增益反馈。为了实现所需的增益,在 VSOUT1 和 VSFB1 引脚之间连
接一个电阻分压器。为 RVSFB1 电阻器选择 3.3kΩ 的值以平衡流过电阻分压器的电流,以实现合理的偏置电
流和损耗。使用Equation 24 计算 RVSFB2 的电阻。
RVSFB2 = ([VSOUT1 × RVSFB1]/VTRACK) – RVSFB1 = ([9V × 3.3kΩ]/5V) – 3.3kΩ = 2.64kΩ
(24)
选择标准值 2.7kΩ。
NOTE
该电阻分压器中 RVSFB1 和 RVSFB2 电阻器的容差将影响 VSOUT1 调节和电压监控容差。建议
使用容差为 0.1% 的电阻器。
由于所需的 VSOUT1 输出大于 5V,因此必须将 VBATP 电源用作跟踪电源。因此,将 VBATP 电源连接至
VSIN 引脚。在本机上,为 VSIN 引脚采用低 ESR 100nF 陶瓷电容器以稳定输入。
在 VSOUT1 引脚上使用本地低 ESR 4.7μF 陶瓷电容器以实现环路稳定。该输出可能需要更大的输出电容
器,以确保在负载瞬态期间输出不会降至低于所需的稳压规格,具体取决于应用。VSOUT1 输出电容的额定
值高达 10μF。
Figure 6-6 显示了该配置。
VSFB1
VSIN
VTRACK1
VSOUT1
VDD5
VBATP
VSOUT1
4.7 ꢁF
100 nF
RVSFB2 = 2.7 kꢀ
RVSFB1 = 3.3 kꢀ
Figure 6-6. VSOUT1 设计 - 跟踪,带增益 (VDD5)
Copyright © 2016–2017, Texas Instruments Incorporated
应用和实现
97
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
6.2.2.6 在非跟踪模式下配置(提供 4.5V 输出)的 VSOUT1 跟踪线性稳压器的替代用法
如果系统需要不跟踪任何其他电源的 4.5V 电源,则将 VTRACK1 引脚接地 (GND),即配置为非跟踪模式稳
压器。输出现在与 VSFB1 引脚上的 2.5V 固定基准电压 (Vref) 成正比。由于输出必须具有增益以生成 4.5V
输出,因此将在 VSFB1 引脚上使用增益反馈。为了实现所需的增益,在 VSOUT1 和 VSFB1 引脚之间连接
一个电阻分压器。为 RVSFB1 电阻器选择 3.3kΩ 的值以平衡流过电阻分压器的电流,以实现合理的偏置电
流和损耗。使用Equation 25 计算 RVSFB2 的电阻。
RVSFB2 = ([VSOUT1 × RVSFB1]/Vref) – RVSFB1 = ([4.5V × 3.3kΩ]/2.5V) – 3.3kΩ = 2.64kΩ
(25)
选择标准值 2.7kΩ。
NOTE
该电阻分压器中 RVSFB1 和 RVSFB2 电阻器的容差将影响 VSOUT1 调节和电压监控容差。建议
使用容差为 0.1% 的电阻器。
为了提高效率,VDD6 前置稳压器是电源,因此 VDD6 输出连接至 VSIN 引脚。在本机上,为 VSIN 引脚采
用低 ESR 100nF 陶瓷电容器以稳定输入。
在 VSOUT1 引脚上使用本地低 ESR 4.7μF 陶瓷电容器以实现环路稳定。该输出可能需要更大的输出电容
器,以确保在负载瞬态期间输出不会降至低于所需的稳压规格,具体取决于应用。VSOUT1 输出电容的额定
值高达 10μF。
Figure 6-7 显示了该配置。
VSFB1
VSIN
VTRACK1
VSOUT1
VDD6
VSOUT1
4.7 ꢁF
100 nF
RVSFB2 = 2.7 kꢀ
RVSFB1 = 3.3 kꢀ
Figure 6-7. VSOUT1 设计 - 非跟踪
6.2.3 应用曲线
有关应用曲线,请参阅Table 6-1 中列出的图。
Table 6-1. 图形表
图标题
图编号
SPI SDO 缓冲器拉电流和灌电流
VDD6 降压效率
Figure 4-3
Figure 4-4
98
应用和实现
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
6.3 系统示例
CAN or FR
/!ꢃ or Clexway
Y[1ꢄ
VBAT
BOOST
CAN
Supply
CAN
IN
OUT
OUT
EN
EN
íakeÜp
Relay Driver
ëoltage
ꢁonitoring
Y[30
Pre-
Regulator
MCU IO
Supply
Y[30
NHET
3 × PHxC
ꢀhase
/omp
/harge
ꢀump
MCU Core
Supply
3 × PowerStage
- Input Capture
- Input Capture
VSH
Power Supply
Bridge Driver
ëds ꢁon
.andgap
wef 2
GHSx
SHSx
SPR
Switch
Diagnostics
Motor
- PWM
.ridge
5riꢂer
Sensor
Supply
ëoltage
ꢁonitoring
3 × IHSx
3 × ILSx
Monitoring & Protection
GLSx
SLSx
Sensors
______
RESET
weset and
9nable
x = [1..3]
ADC1
ADC2
Current Sense
MCU
ERROR
Monitor
_______
ERROR
2×
v&!
íatchdog
Diagnose
and Config
{ꢀL
SPI
{ꢀL
Error Monitoring:
- VDS Mon.
- Shoot Through
- Voltage Monitoring on
VBAT, VBOOST and
Internal Supplies.
- Temperature Warning
- And others
TJ
.ridge 9rror
ꢁonitoring
ꢅꢂertemp
{hutdoꢆn
Diagnostic
and Config
INT
Overtemp
Shutdown
DRV3201-Q1
DRV3205-Q1
TPS65381-Q1
TPS65381A-Q1
TMS570
!nalog {ensor {ignal
5igital {ensor {ignal
Copyright © 2017, Texas Instruments Incorporated
Figure 6-8. 电动助力转向示例
Copyright © 2016–2017, Texas Instruments Incorporated
应用和实现
99
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
/!ꢅ
Çranceiꢇer
/!ꢅIꢆ[
Y[15
ëꢄꢄ6
ëꢄꢄ5
/!ꢅ
{upply
ë//!ꢄ
íakeÜp
ꢄ/!ꢅ1ꢆ2ꢆ3
ëꢄꢄLꢂ
Y[30
ë.!Çꢀ
ëꢄꢄ3ꢆ5
ëꢄꢄ1
ꢀre-
wegulator
ꢁ/Ü Lꢂ
{upply
ë//Lꢂ
ë//ꢀ
ꢁ/Ü /ore
{upply
ë//
ë/ꢀ
/harge ꢀump
ë{Lꢅ
ꢄL!D_ꢂÜÇ
{ensor
{upply
!nalog !nd
ꢄigital ꢁÜó
!ꢄꢇLꢅꢈꢃ]
ꢇ = 1 or 2
ꢃ = 7ꢉꢉꢉ0
ꢁib!ꢄ/1ꢆ2
DLꢂ
ë{ꢂÜÇ1
.andgap
wef 2
ëoltage
ꢁonitoring
DLꢂ!ꢆ.ꢈx]
x = 7ꢉꢉ0
ꢀoꢃer {upply
ꢄiagnostics
BIST
ꢂscillator
ꢁonitor
9ꢅꢄwë.
ꢅw9{
ꢁonitoring &
ꢀrotection
weset and
9nable
{ò{
ꢀꢂw_w{Ç
9wwꢂw
ꢂꢇertemp
{hutdoꢃn
ꢁ/Ü 9wwꢂw
{ignal
ꢁonitor
(9{ꢁ) or
íindoꢃ
íatchdog
9wwꢂwꢆíꢄL!
9{ꢁ
v&!
íatchdog
ꢁi.{ꢀLy{/{ꢈz]
ꢁi.{ꢀLy/[Y
ꢅ/{
{/[Y
{ꢄL
ꢄiagnosic
and /onfig
{ꢀL
ꢁi.{ꢀL1ꢆ3ꢆ5
ꢁi.{ꢀLy{Lꢁꢂꢈz]
ꢁi.{ꢀLy{ꢂꢁLꢈz]
y = 1ꢆ3ꢆ5
{ꢄꢂ
z = 3ꢉꢉꢉ0
Çꢀ{65381-v1
Çꢀ{65381!-v1
Çꢁ{570
9ꢅ!.[9 for 9xternal ꢀoꢃer {tage
(9xample: ꢁotor ꢄriꢇer)
/opyright © 2017, Çexas Lnstruments Lncorporated
A. ERROR/WDI 引脚可以配置为 MCU ERROR 信号监控器 (ESM) 的输入(TMS570 双核或其他安全架构
MCU),也可以配置为窗口安全狗输入(TMS470 或其他单核 MCU)。
B. ENDRV 输出可以配置为外部功率级的使能(典型用法),也可以选择配置为 TMS570 的热复位。
Figure 6-9. 采用 TI 的 TMS570LS 的示例 TPS65381A-Q1
100
应用和实现
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
CANH/L
KL15
CAN
Transceiver
VDD6
VDD5
VDDIO
VDD3
CAN
Supply
WakeUp
DCAN1/2
VCCAD
KL30
VBATP
VCP
VCCP1
VCCPIOR
VCC
Pre-
Regulator
MCU IO
Supply
MCU Core
Supply
VDD1
Charge
Pump
MCU Core
Supply
VSIN
Analog
And Digital
MUX
DIAG_OUT
ADIN[w]
Sensor
Supply
MibADC
GIO
VSOUT1
w = 15...0
GIOA[x]
Bandgap
Ref 2
Voltage
Monitoring
tower {upply
5iagnosꢀics
GIOA[x]
x = 7..0
.L{Ç
Oscillator
Monitor
ENDRV
NRES
ꢁoniꢀoring &
troꢀecꢀion
Reset and
Enable
SYS
POR_RST
Overtemp
Shutdown
MCU
ERROR
Signal
Monitor
(ESM) or
Window
Watchdog
Q&A
Watchdog
ERROR/WDIA
NCS
SCLK
SDI
MiBSPIySCS[z]
MiBSPIyCLK
MiBSPIySIMO[z]
MiBSPIySOMI[z]
y = 1 or 2
Diagnostic
and Config
SPI
MiBSPI1/2
SDO
z = 3...0
TMS470
TPS65381-Q1
TPS65381A-Q1
EN for External Power Stage
(Example: Motor Driver)
Copyright © 2017, Texas Instruments Incorporated
A. ERROR/WDI 引脚可以配置为 MCU ERROR 信号监控器 (ESM) 的输入(TMS570 双核或其他安全架构 MCU),也可
以配置为窗口安全狗输入(TMS470 或其他单核 MCU)。
Figure 6-10. 采用 TI 的 TMS470(使用内部 MCU 内核电源)的示例 TPS65381A-Q1
Copyright © 2016–2017, Texas Instruments Incorporated
应用和实现
101
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
Watchdog Function in Q&A Mode
Software Implementation Example
(according to implementation on TMS570 MCU)
Configure TPS65381 for desired settings including watchdog configuration:
ñ Set Watchdog to desired mode (Trigger or Q&A Mode, this example, set to Q&A Mode)
ñ Set desired WINDOW 1 and WINDOW 2 time periods
ñ Configure MCU-timer to be enabled when the watchdog time-out event is detected (if re-
synchronizing on a watchdog time-out event is desired)
ñ Configured MCU-timer: set timer(s) and software to support:
ñ Within WINDOW 1 or WINDOW 2: read (or calculate) the question,
calculate and send the first three Answer-x bytes
Start
RESET
Extension
Complete?
NO
Supply
VBAT, VBATP
YES
ñ Within WINDOW 2: calculate and send the fourth Answer-0 byte
DIAGNOSTIC State
(initialize device)
STANDBY
State
Synchronize the MCU to the TPS65381 watchdog: Write to WD_WIN1_CFG or
WD_WIN2_CFG register ensuring the setting is the desired time period for
watchdog operation. This write to WD_WINx_CFG will start a new watchdog
sequence (and increment the watchdog fail counter. The MCU timer should start
in sync with this write so the MCU timer and the device watchdog timer are
synchronized.
Start WD
Synchronization
(DIAGNOSTIC state)
IGN or
CAN_WU
Asserted?
NO
Initial Watchdog Synchronization Routine
YES
Read question (WD_TOKEN_VALUE register bits TOKEN[3:0])
Read Pending WD
Question (Token)
RESET State
(power-up process)
The schedule SPI transfers to send the first three answer bytes (SPI write access to the
WD_ANSWER register)
After each sent answer byte, confirm that the response was correct by reading the
WD_STATUS register to confirm the following:
Send First Three Answer
Bytes
(DIAGNOSTIC state)
ñ None of the status bits mapped to bits D5, D4, D2, or D0 should be set. Bit D3,
WD_CFG_CHG, is set when WIN1 or WIN2 timing is changed. Bit D1, TIME_OUT, is
likely set due to no watchdog service at this point in time.
VDD3/5
Powered Up?
Timer IRQ
Event?
NO
NO
ñ WD_ANSW_CNT[1:0] bits should be updated with each provided answer-byte
YES
YES
Write to WD_ANSWER register
Send last Answer Byte
(Answer-0)
(DIAGNOSTIC state)
Observe the watchdog status bits in the WD_STATUS register, the bits D5, D4, D2 and D0
are not set. Bits D3 and D1 should clear as the configuration is stable and the watchdog is
being serviced.
Observe WD_ANSW_CNT[1:0] to make sure it updates after each answer
Observe WD_FAIL_CNT[2:0] (in SAFETY_STAT_5 register) is decremented
WD Answer
Sequence and
Timing
NO
Confirm the responses from the expected watchdog service routine:
ñ Read watchdog question
Correct?
ñ Respond with correct answers (with correct sequence and timing)
ñObserve watchdog status bits in WD_STATUS register are not set (bits D5:D0)
ñObserve corresponding WD_ANSW_CNT [1:0] update after each answer-byte
ñObserve WD_FAIL_CNT[2:0] (in SAFETY_STAT_2 register) are decremented
YES
Confirm WD Function
(DIAGNOSTIC state)
ñ Read watchdog question
WD Service
Routine
correct?
ñ Respond with watchdog in-correct answers (wrong sequence or wrong timing or wrong
NO
answer)
ñObserve corresponding WD status bits in WD_STATUS register is set (bits D5:D0)
ñObserve corresponding WD_ANSW_CNT[1:0] update after each answer
ñObserve WD_FAIL_CNT[2:0] (in the SAFETY_STAT_2 register) are incremented
YES
WD_RST_EN[3] in the register SAFETY_FUNC_CFG. Do not set this bit until
If required, set
WD_FAIL_CNT[2:0] < 5 and correct operation of the watchdog has been confirmed in previous
steps
WD_RST_EN bit
Set DIAG_EXIT bit
ACTIVE State
DIAG_EXIT[0], in the SAFETY_CHECK_CTRL register
Service Watchdog function to decrement WD_FAIL_CNT[2:0] below 5. When the MCU
sends correct answer-bytes in correct timing (the MCU watchdog service
function), the watchdog function decrements the WD_FAIL_CNT[2:0] below 5.
NOTE: WD_FAIL_CNT[2:0] is initialized to 5 when device enters ACTIVE State
WD_FAIL_CNT[2:0]
is decremented
below 5?
NO
The MCU service watchdog function must maintain the WD_FAIL_CN[2:0]T between any
of the following:
ñ Count 3 and count 4
ñ Count 2 and count 3
ñ Count 1 and count 2
ñ Count 0 and Count 1
YES
Enable ENDRV
(ACTIVE state)
Maintaining the WD_FAIL_CNT[2:0] range depends on the system requirements (such as
how quickly system safing paths must be disabled in case of a detected watchdog failure):
ñ Disabling the safing path when the WD_FAIL_CNT[2:0] reaches a count of 5 (ENDRV
low)
ñ Entering the RESET state when the WD_FAIL_CNT[2:0] reaches a count of 7 and the
WD_RST_EN[3] bit is set to 1 (in the SAFETY_FUNC_CFG register; the default state of
this bit is 0)
Check ENDRV_ERR bit
(ACTIVE state)
Place the device in the
SAFE or DIAGNOSTIC state by
forcing ESM failure (ERROR
monitoring pin failure) or
watchdog failure
ENDRV_ERR
bit is 0?
NO
YES
Continue to monitor and
control main safing function
Figure 6-11. 配置 MCU 并将其与 Q&A 模式下的看门狗同步的软件流程图
102
应用和实现
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
Watchdog Function in Trigger Mode
Software Implementation Example
Configure TPS65381 for desired settings including watchdog configuration:
Start
ñ
ñ
ñ
Set Watchdog to desired mode (Trigger or Q&A Mode, this example, set to Trigger Mode)
Set desired WINDOW 1 and WINDOW 2 time periods
Configure MCU-timer to be enabled when the watchdog time-out event is detected (if re-
synchronizing on a watchdog time-out event is desired)
RESET
Extension
Complete?
NO
Supply
VBAT, VBATP
ñ
Configured MCU-timer: set timer to expire in the middle of WINDOW 2 (OPEN) to generate a
software interrupt event so the trigger pulse will be in the correct window
YES
DIAGNOSTIC
State
(initialize device)
STANDBY
State
Synchronize the MCU to the TPS65381 watchdog: Write to WD_WIN1_CFG or
WD_WIN2_CFG register ensuring the setting is the desired time period for watchdog
operation. This write to WD_WINx_CFG will start a new watchdog sequence (and increment
the watchdog fail counter. The MCU timer should start in sync with this write so the MCU timer
and the device watchdog timer are synchronized.
IGN or
CAN_WU
Asserted?
Start WD
Synchronization
(DIAGNOSTIC state)
NO
Initial Watchdog Synchronization Routine
YES
The schedule the trigger pulse for WINDOW 2 (OPEN)
Monitor WD_STATUS register to confirm the following:
RESET State
(power-up process)
ñ
None of the status bits mapped to bits D5, D4, D2, or D0 should be set. Bit D3, WD_CFG_CHG, is
set due to WIN1 or WIN2 timing change. Bit D1, TIME_OUT, is likely set due to no watchdog service
at this point in time.
Timer IRQ
Event?
NO
YES
VDD3/5
MCU provides trigger pulse on ERROR/WDI pin within WINDOW 2 (OPEN)
NO
Powered Up?
Send trigger pulse
(DIAGNOSTIC state)
Observe the watchdog status bits in the WD_STATUS register are not set (bits D5:D0, D3, and D1
should clear as the configuration is stable and the watchdog is being serviced)
Observe WD_FAIL_CNT[2:0] (in the SAFETY_STAT_5 register) are decremented
Trigger pulse
Correct?
NO
Confirm the responses from the expected watchdog service routine:
ñ
Respond with correct triggers (good events)
ñObserve watchdog status bits in WD_STATUS register are not set (bits D5:D0)
ñObserve WD_FAIL_CNT[2:0] (in SAFETY_STAT_2 register) are decremented
YES
Confirm WD Function
(DIAGNOSTIC state)
ñ
Respond with bad triggers (bad events)
ñObserve corresponding WD status bits in WD_STATUS register is set (bits D5:D0)
ñObserve WD_FAIL_CNT[2:0] bits (in the SAFETY_STAT_2 register) are incremented
WD Service
Routine
NO
correct?
YES
WD_RST_EN, (bit D3) in the register SAFETY_FUNC_CFG. Do not set this bit until
WD_FAIL_CNT[2:0] < 5 and correct operation of the watchdog has been confirmed in above
steps
If required, set
WD_RST_EN bit
Set DIAG_EXIT bit
ACTIVE State
DIAG_EXIT, bit D0 in the SAFETY_CHECK_CTRL register
Service Watchdog function to decrement WD_FAIL_CNT below 5. When the MCU sends good event
triggers, the watchdog function decrements the WD_FAIL_CNT[2:0] below 5.
NOTE: WD_FAIL_CNT is initialized to 5 when device enters ACTIVE State
WD_FAIL_CNT[2:
0]
is decremented
below 5?
NO
The MCU service watchdog function must maintain the WD_FAIL_CN[2:0]T between any of the
following:
YES
ñ
ñ
ñ
ñ
Count 3 and count 4
Count 2 and count 3
Count 1 and count 2
Count 0 and Count 1
Set ENABLE_DRV
(ACTIVE state)
Check ENDRV_ERR bit
(ACTIVE state)
Maintaining the WD_FAIL_CNT[2:0] range depends on the system requirements (such as how quickly
system safing paths must be disabled in case of a detected watchdog failure):
Place the device in the
ñ
ñ
Disabling the safing path when the WD_FAIL_CNT[2:0] reaches a count of 5 (ENDRV low)
Entering the RESET state when the WD_FAIL_CNT[2:0] reaches a count of 7 and the
WD_RST_EN bit is set to 1 (bit 3 in the SAFETY_FUNC_CFG register; the default state of this bit is
0)
SAFE or DIAGNOSTIC state by
forcing ESM failure (ERROR
monitoring pin failure) or
watchdog failure
ENDRV_ERR
bit is 0?
NO
YES
Continue to monitor and
control main safing function
Figure 6-12. 配置 MCU 并将其与触发模式下的看门狗同步的软件流程图
Copyright © 2016–2017, Texas Instruments Incorporated
应用和实现
103
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
7 电源建议
TPS65381A-Q1 器件旨在使用输入电压范围为 5.8V 至 36V(CAN、I/O、MCU 内核和功能传感器电源稳压
器)或 4.5V 至 5.8V(3.3V I/O 和功能 MCU 内核电压)的电源运行。器件具有两个电源引脚:VBATP 和
VBAT_SAFING。VBATP 引脚是器件的主电源引脚。VBAT_SAFING 电源引脚用于监控 (VMON) 和 BG2
功能。VBATP 和 VBAT_SAFING 电源必须具有反向保护。VBAT_SAFING 引脚应以低阻抗连接方式连接至
VBATP
引脚,从而最大程度地减小器件电源引脚之间的电压差。有关其他电源建议,请参阅
《TPS65381EVM 用户指南》。
8 布局
8.1 布局准则
8.1.1 VDD6 降压前置稳压器
•
•
•
•
•
•
•
•
最大程度地减小电感器、ESR 电阻器、输出电容器和二极管开关环路的环路区域。
通过使用尽可能宽的引线最大程度地减小寄生引线阻抗。
通过使用多个通孔来最大程度地减小寄生通孔阻抗,尤其是在高电流和切换节点上。
在尽可能靠近引脚的位置将电感器和二极管连接至 SDN6。
将二极管连接至 PGND(接地平面)。
在 VDD6 输出(电感器输出)与 PGND 之间以串联方式连接 ESR 电阻器和输出电容器。
在 VDD6 输出与 PGND 之间连接 EMC 滤波电容器。
将 VDD6 输出连接至 VDD6 引脚,并使布线避免耦合开关节点。应最大程度地减小引线长度,并使每条
引线尽可能宽。该引线是使用 VDD6 作为前置稳压器的下游稳压器的电源输入,应最大程度地减小寄生
阻抗。
其他注意事项:添加用于 RC 缓冲电路的空间(如果应用需要)。RC 以串联方式连接在 SDN6 和 PGND
引脚之间。
8.1.2 VDD1 线性稳压器控制器
•
•
将外部 FET 的漏极连接到 VDD6 节点,应最大程度地减少引线,从而无需额外的下游缓冲电容器。
将输出电容器连接到外部 FET 的源极,应最大程度地减小该引线的长度。将输出电容器连接到接地平
面。
•
•
将栅极驱动器 VDD1_G 连接到 FET 的栅极。在 FET 的栅极和 FET 的源极之间连接电阻器,最大程度
地减小引线长度。
用于检测和设置输出电压的电阻分压器连接在 FET 的源极(VDD1 输出)和 GND(器件信号接地)之
间。请勿将这些组件及其引线布置在开关节点或高电流引线附近。
8.1.3 VDD5 和 VDD3/5 线性稳压器
在 VDDx 输出和 GND 之间(尽可能接近它们)连接输出电容器。
104
布局
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
8.1.4 VSOUT1 跟踪线性稳压器
•
•
在 VSOUT1 输出和 GND 之间(尽可能接近它们)连接输出电容器。
用于检测和设置输出电压的电阻分压器连接在 VSOUT1 和 GND(器件信号接地)之间。请勿将这些组
件及其引线布置在开关节点或高电流引线附近。
•
•
在 VSIN 和 PGND 引脚之间连接本地去耦电容器。最大程度地减小引线长度。
将跟踪电源信号连接至 VTRACK1 并远离开关节点或高电流引线。
8.1.5 电荷泵
•
•
在 CP1 和 CP2 引脚之间(尽可能接近它们)连接电容器。
在 VCP 引脚和 VBATP(反向保护和滤波)电源之间连接电容器。
8.1.6 其他注意事项
•
使用接地平面。TI 建议使用实体接地平面并通过阻抗尽可能低的路径将 GND 和 PGND 连接至该接地平
面。
•
•
•
最大程度地减小关键开关节点和高电流路径上的寄生阻抗。
将 PGNDx 和 GND 对散热垫短路。
如果连接至非接地平面系统,则使用星型接地配置。对于电压检测反馈接地,应使用连接件;对于该星
形接地,应使用本地偏置旁路电容器接地网络。
•
在 VBATP 和 PGND 之间连接本地去耦电容器。最大程度地减小引线长度。
Copyright © 2016–2017, Texas Instruments Incorporated
布局
105
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
8.2 布局示例
VBAT_SAFING
ENDRV
SEL_VDD3/5
IGN
VCP
CP1
CP2
VBATP
SDN6
PGND
NRES
Exposed
Thermal Pad
VDD6
DIAG_OUT
NCS
VDD1_G
PGND
VDD1_SENSE
SDI
SDO
GND
VDDIO
VDD3/5
VDD5
SCLK
RSTEXT
ERROR/WDI
CANWU
VSFB1
VSIN
GND
VTRACK1
VSOUT1
Figure 8-1. TPS65381A-Q1 板布局
106
布局
Copyright © 2016–2017, Texas Instruments Incorporated
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
8.3 功率耗散和热效应注意事项
应用中器件的功率耗散对应用的必要布局和热管理策略具有重大的影响。
用以下公式估计器件的功率耗散:
PVDD6 = (1 – effVDD6) × 6V × IVDD6
其中
•
PVDD6 是器件中 VDD6 功率耗散的保守估计值,因为部分效率损失发生在外部的二极管和电感器中。
《TPS65381-Q1 和 TPS65381A-Q1 功耗估算器》中提供了更精确的功耗估算器。
•
•
effVDD6 是 VDD6 降压前置稳压器的效率(根据Figure 8-2)。
IVDD6 是来自 VDD5、VDD3/5、VDD1、VSOUT1 和连接至 VDD6 的任何外部负载的总负载电流。 (26)
PVDD5 = (6V – 5V) × IVDD5 = 1V × IVDD5
其中
•
IVDD5 是 VDD5 上的负载电流。
(27)
(28)
PVDD3/5 = (6V – VVDD3/5) × IVDD3/5
其中
•
•
VVDD3/5 为 3.3V 或 5V。
IVDD3/5 是 VDD3/5 上的负载电流。
PVSOUT1 = (VVSIN – VVSOUT1) × IVSOUT1
其中
•
•
•
VVSIN 为 6V (VDD6) 或 VBATP。
VVSOUT1 是已编程的 VSOUT1 输出电压。
IVSOUT1 是 VSOUT1 上的负载电流。
(29)
(30)
PTOT = PVDD6 + PVDD5 + PVDD3/5 + PVSOUT1
其中
•
PTOT 是器件中的总功率耗散。
100
90
80
70
60
50
40
30
20
10
0
VBAT = 7 V
VBAT = 13.8 V
VBAT = 28 V
0
0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9
Load Current (A)
1
1.1 1.2 1.3 1.4
D001
Figure 8-2. 典型 VDD6 降压器效率
器件运行的有效范围受电源电压、应用负载电流要求以及封装和印刷电路板 (PCB) 的散热特性的影响。为了
使器件在宽温度范围内有用,封装、PCB 和热管理策略必须利于有效散热,从而使器件的结温保持在额定限
制以内。
使用Equation 26 至Equation 30 来计算估计功率耗散。如用于计算 VDD6 功率耗散 (PVDD6) 的公式
(Equation 27)所示,很大一部分功率耗散由 VDD6 电源的效率决定。VDD6 电源的效率取决于负载电流
和电源电压,如Equation 27 中所示。
Copyright © 2016–2017, Texas Instruments Incorporated
布局
107
Submit Documentation Feedback
Product Folder Links: TPS65381A-Q1
TPS65381A-Q1
ZHCSGL9A –JULY 2016–REVISED MAY 2017
www.ti.com.cn
32 引脚 HTSSOP PowerPAD (DAP) 可帮助器件结有效散热。如《PowerPad™ 热增强型封装》中所
述,PowerPAD 封装在封装底部提供了外露的引线框架芯片垫。该散热垫必须直接焊接到封装下方 PCB 的
铜上,以便为帮助器件散热(从而减小 RθJC)创建有效的路径。PCB 设计必须采用导热焊盘和散热通孔,
以完成热量移除子系统,《PowerPAD™ 速成》和《确保外露封装的最佳热阻性电路板布局指南》中对此进
行了总结。
Figure 8-3 显示了采用 PowerPAD 的 32 引脚 HTSSOP (DCA) 封装的热降额曲线(根据Section 4.4中指定
的 RθJA 值得出)。
3
2.85
1.9
0.95
25
50
75
100
125
150
Ambient Temperature (°C)
A. 在 功率 功率耗散较高和/或封装热阻较差的应用中,可能必须降低最高环境温度。最高环境温度 (TAmax) 取决于最高运
行结温 (TJmax)、应用中器件的最大功率耗散 (PDmax) 以及应用中的部件/封装的结至环境热阻 (RθJA),计算公式如
下:TAmax = TJmax – (RθJA × PDmax)。
B. 最大功率耗散是 TJmax、RθJA 和 TA 的函数。任何允许环境温度下的最大允许功率耗散为 PD = (TJmax – TA)/RθJA
。
Figure 8-3. 基于高 K JEDEC PCB 的功率耗散降额曲线
考虑特定应用中器件的功率耗散非常重要,这高度依赖于电源电压和负载电流、环境和板温度以及使器件的
结温保持在最大结温 150°C 以下所必需的任何其他散热或冷却策略。
NOTE
VDD1 稳压器可能在外部 FET 中具有很高的功率耗散,具体取决于 VDD1 电压和负载电流。
在系统级热分析中必须考虑 VDD1 稳压器的外部 FET 功率耗散。如果需要更高的效率或热性
能,则可以使用直流/直流稳压器代替具有外部 FET 的线性稳压器控制器。当 VDD1 线性稳压
器控制器与外部 FET 结合使用时,与 VDD1 输出电压类似,直流/直流稳压器的输出电压仍可
以由 VDD1_SENSE 引脚进行监控。
NOTE
PowerPAD 散热垫未与封装的任何引线直接相连。不过,该散热垫以电气方式和热方式连接至
基板,该基板是器件的接地 (GND) 和电源接地 (PGND)。
NOTE
有关热分析和设计的其他信息,请参阅 www.ti.com 上的 WEBENCH® 设计中心 热分析部分。
9 器件和文档支持
9.1 文档支持
9.1.1 相关文档
相关文档如下:
108
器件和文档支持
版权 © 2016–2017, Texas Instruments Incorporated
提交文档反馈意见
产品主页链接: TPS65381A-Q1
TPS65381A-Q1
www.ti.com.cn
ZHCSGL9A –JULY 2016–REVISED MAY 2017
•
•
•
•
•
•
•
《VBAT 缓慢上升和下降时的器件行为》
《DPI 评估 TPS65381-Q1》
《效率评估 TPS65381-Q1》
《TPS65381-Q1 和 TPS65381A-Q1 多轨电源的安全手册》
《TPS65381 EVM 用户指南》
《TPS65381-Q1 和 TPS65381A-Q1 设计检查清单》
《TPS65381-Q1 和 TPS65381A-Q1 功耗估算器》
9.2 接收文档更新通知
要接收文档更新通知,请导航至德州仪器 TI.com.cn 上的器件产品文件夹。请单击右上角的通知我 进行注
册,即可收到任意产品信息更改每周摘要。有关更改的详细信息,请查看任意已修订文档中包含的修订历史
记录。
9.3 社区资源
下列链接提供到 TI 社区资源的连接。链接的内容由各个分销商“按照原样”提供。这些内容并不构成 TI 技术
规范,并且不一定反映 TI 的观点;请参阅 TI 的 《使用条款》。
TI E2E™ 在线社区为了促进工程师之间的合作,我们创建了 TI 工程师对工程师 (E2E) 社区。在 e2e.ti.com
中,您可以提问、分享知识、拓展思路并与同行工程师一道帮助解决问题。
设计支持
TI 参考设计支持 可帮助您快速查找有帮助的 E2E 论坛、设计支持工具以及技术支持的联系信
息。
9.4 商标
Hercules, C2000, PowerPAD, E2E are trademarks of Texas Instruments.
All other trademarks are the property of their respective owners.
9.5 静电放电警告
ESD 可能会损坏该集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理措施和安装程序 , 可
能会损坏集成电路。
ESD 的损坏小至导致微小的性能降级 , 大至整个器件故障。 精密的集成电路可能更容易受到损坏 , 这是因为非常细微的参数更改都可
能会导致器件与其发布的规格不相符。
9.6 术语表
TI 术语表
这份术语表列出并解释术语、缩写和定义。
10 机械、封装和可订购信息
以下页中包括机械封装、封装和可订购信息。这些信息是针对指定器件可提供的最新数据。这些数据发生变
化时,我们可能不会另行通知或修订此文档。如欲获取此数据表的浏览器版本,请参阅左侧的导航栏。
版权 © 2016–2017, Texas Instruments Incorporated
机械、封装和可订购信息
109
提交文档反馈意见
产品主页链接: TPS65381A-Q1
PACKAGE OPTION ADDENDUM
www.ti.com
10-Dec-2020
PACKAGING INFORMATION
Orderable Device
Status Package Type Package Pins Package
Eco Plan
Lead finish/
Ball material
MSL Peak Temp
Op Temp (°C)
Device Marking
Samples
Drawing
Qty
(1)
(2)
(3)
(4/5)
(6)
TPS65381AQDAPRQ1
TPS65381AQDAPTQ1
ACTIVE
ACTIVE
HTSSOP
HTSSOP
DAP
DAP
32
32
2000 RoHS & Green
250 RoHS & Green
NIPDAU
Level-3-260C-168 HR
Level-3-260C-168 HR
-40 to 125
-40 to 125
TPS65381A
TPS65381A
NIPDAU
(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.
(2) RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance
do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may
reference these types of products as "Pb-Free".
RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.
Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based
flame retardants must also meet the <=1000ppm threshold requirement.
(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.
(6)
Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two
lines if the finish value exceeds the maximum column width.
Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.
In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.
Addendum-Page 1
PACKAGE OPTION ADDENDUM
www.ti.com
10-Dec-2020
Addendum-Page 2
PACKAGE MATERIALS INFORMATION
www.ti.com
31-Aug-2021
TAPE AND REEL INFORMATION
*All dimensions are nominal
Device
Package Package Pins
Type Drawing
SPQ
Reel
Reel
A0
B0
K0
P1
W
Pin1
Diameter Width (mm) (mm) (mm) (mm) (mm) Quadrant
(mm) W1 (mm)
TPS65381AQDAPRQ1 HTSSOP
DAP
32
2000
330.0
24.4
8.6
11.5
1.6
12.0
24.0
Q1
Pack Materials-Page 1
PACKAGE MATERIALS INFORMATION
www.ti.com
31-Aug-2021
*All dimensions are nominal
Device
Package Type Package Drawing Pins
HTSSOP DAP 32
SPQ
Length (mm) Width (mm) Height (mm)
350.0 350.0 43.0
TPS65381AQDAPRQ1
2000
Pack Materials-Page 2
GENERIC PACKAGE VIEW
DAP 32
8.1 x 11, 0.65 mm pitch
PowerPADTM TSSOP - 1.2 mm max height
PLASTIC SMALL OUTLINE
This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.
4225303/A
www.ti.com
PACKAGE OUTLINE
DAP0032B
PowerPADTM TSSOP - 1.2 mm max height
S
C
A
L
E
1
.
5
0
0
PLASTIC SMALL OUTLINE
8.3
7.9
TYP
A
PIN 1 ID AREA
30X 0.65
32
1
11.1
10.9
NOTE 3
2X
9.75
16
B
17
0.30
32X
0.19
6.2
6.0
0.1 C
0.1
C A
B
SEATING PLANE
(0.15) TYP
C
SEE DETAIL A
4.16
3.32
EXPOSED
THERMAL PAD
0.25
5.72
4.88
1.2 MAX
GAGE PLANE
0.75
0.50
0.15
0.05
0 - 8
2X (0.15)
NOTE 5
2X (0.7)
NOTE 5
DETAIL A
TYPICAL
4222438/A 11/2015
PowerPAD is a trademark of Texas Instruments.
NOTES:
1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing
per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not
exceed 0.15 mm per side.
4. Reference JEDEC registration MO-153, variation DCT.
5. Features may not present.
www.ti.com
EXAMPLE BOARD LAYOUT
DAP0032B
PowerPADTM TSSOP - 1.2 mm max height
PLASTIC SMALL OUTLINE
(5.2)
NOTE 9
SOLDER MASK
DEFINED PAD
(4.16)
SYMM
SEE DETAILS
32X (1.5)
1
32
32X (0.45)
30X (0.65)
(11)
NOTE 9
SYMM
(0.65) TYP
(1.3) TYP
(5.72)
(
0.2) TYP
VIA
(R0.05) TYP
16
17
(0.65) TYP
(1.3) TYP
(7.5)
METAL COVERED
BY SOLDER MASK
LAND PATTERN EXAMPLE
SCALE:8X
METAL UNDER
SOLDER MASK
SOLDER MASK
METAL
SOLDER MASK
OPENING
OPENING
0.05 MIN
AROUND
0.05 MAX
AROUND
SOLDER MASK
DEFINED
NON SOLDER MASK
DEFINED
SOLDER MASK DETAILS
NOT TO SCALE
4222438/A 11/2015
NOTES: (continued)
6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature
numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
www.ti.com
EXAMPLE STENCIL DESIGN
DAP0032B
PowerPADTM TSSOP - 1.2 mm max height
PLASTIC SMALL OUTLINE
(4.16)
BASED ON
0.125 THICK
STENCIL
32X (1.5)
1
32
32X (0.45)
30X (0.65)
SYMM
(5.72)
BASED ON
0.125 THICK
STENCIL
17
16
METAL COVERED
BY SOLDER MASK
SYMM
(7.5)
SEE TABLE FOR
DIFFERENT OPENINGS
FOR OTHER STENCIL
THICKNESSES
SOLDER PASTE EXAMPLE
EXPOSED PAD
100% PRINTED SOLDER COVERAGE BY AREA
SCALE:8X
STENCIL
THICKNESS
SOLDER STENCIL
OPENING
0.1
4.65 X 6.4
4.16 X 5.72 (SHOWN)
3.8 X 5.22
0.125
0.15
0.175
3.52 X 4.83
4222438/A 11/2015
NOTES: (continued)
10. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate
design recommendations.
11. Board assembly site may have different recommendations for stencil design.
www.ti.com
重要声明和免责声明
TI 提供技术和可靠性数据(包括数据表)、设计资源(包括参考设计)、应用或其他设计建议、网络工具、安全信息和其他资源,不保证没
有瑕疵且不做出任何明示或暗示的担保,包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担保。
这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任:(1) 针对您的应用选择合适的 TI 产品,(2) 设计、验
证并测试您的应用,(3) 确保您的应用满足相应标准以及任何其他安全、安保或其他要求。这些资源如有变更,恕不另行通知。TI 授权您仅可
将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。您无权使用任何其他 TI 知识产权或任何第三方知
识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成本、损失和债务,TI 对此概不负责。
TI 提供的产品受 TI 的销售条款 (https:www.ti.com.cn/zh-cn/legal/termsofsale.html) 或 ti.com.cn 上其他适用条款/TI 产品随附的其他适用条款
的约束。TI 提供这些资源并不会扩展或以其他方式更改 TI 针对 TI 产品发布的适用的担保或担保免责声明。IMPORTANT NOTICE
邮寄地址:上海市浦东新区世纪大道 1568 号中建大厦 32 楼,邮政编码:200122
Copyright © 2021 德州仪器半导体技术(上海)有限公司
相关型号:
TPS65400-Q1
TPS65400-Q1 4.5- to 18-V Input Flexible Power Management Unit With PMBus/I2C Interface
TI
TPS65400-Q1_15
TPS65400-Q1 4.5- to 18-V Input Flexible Power Management Unit With PMBus/I2C Interface
TI
TPS65400QRGZRQ1
TPS65400-Q1 4.5- to 18-V Input Flexible Power Management Unit With PMBus/I2C Interface
TI
TPS65400QRGZTQ1
TPS65400-Q1 4.5- to 18-V Input Flexible Power Management Unit With PMBus/I2C Interface
TI
©2020 ICPDF网 联系我们和版权申明