XF2800137PM [TI]
具有 120MHz 频率、256KB 闪存、FPU 和 TMU 的 C2000™ 32 位 MCU | PM | 64 | -40 to 125;
| 型号： | XF2800137PM |
| 厂家： | 
TEXAS INSTRUMENTS |
| 描述： | 具有 120MHz 频率、256KB 闪存、FPU 和 TMU 的 C2000™ 32 位 MCU | PM | 64 | -40 to 125 闪存 |
| 文件： | 总215页 (文件大小：4823K) |
| 中文： | 中文翻译 | 下载： | 下载PDF数据表文档文件 |
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
TMS320F280013x 实时微控制器
• 数字干扰滤波器
• 增强型控制外设
1 特性
• 实时处理
– 14 个ePWM 通道，包含具有高分辨率功能
（150ps 分辨率）的2 个通道
• 集成式死区支持
– 120MHz C28x 32 位DSP CPU
– 在实时信号链性能方面相当于基于240MHz
Arm® Cortex®-M7 的器件（请参阅展示C2000
™ 控制MCU 优化信号链的实时基准测试应用
手册）
– 浮点单元(FPU) 可实现更精确的数学计算
– 三角函数加速器(TMU) 可加快实时控制系统关
键算法的速度
• 集成式硬件跳闸区(TZ)
– 2 个增强型捕获(eCAP) 模块
– 一个支持CW/CCW 运行模式的增强型正交编码
器脉冲(eQEP) 模块
– 嵌入式图形发生器(EPG)
• 用于SW AES 的CMAC 密钥（128 位）
• 封装选项：
• 片上存储器
– 256KB (128KW) 单组闪存（ECC 保护）
– 36KB (18KW) RAM（ECC/奇偶校验保护）
– 双区域安全
– 64 引脚Low-profile Quad Flatpack (LQFP)
[后缀PM]
– 48 引脚LQFP [后缀PT]
– 48 引脚Very Thin Quad Flatpack No Lead
(VQFN) [后缀RGZ]
– 安全启动和JTAG 锁定
• 时钟和系统控制
– 两个内部10MHz 振荡器
– 32 引脚VQFN [后缀RHB]
• 温度选项：
– 外部电阻器支持，可提高内部振荡器性能(ExtR)
– 晶体振荡器或外部时钟输入
– 窗口化看门狗计时器模块
– 环境温度(TA)：–40°C 至125°C
– 丢失时钟检测电路
– 双路时钟比较器(DCC)
• 3.3V I/O 设计
2 应用
• 电器
– 空调室外机
– 内部VREG 生成
– 欠压复位(BOR) 电路
• 系统外设
• 对于C2000 解决方案，请参阅空调室外机部
分。
– 洗衣机和烘干机
• 有关C2000 解决方案，请参阅洗衣机和烘干
机部分。
– 38 个独立可编程多路复用通用输入/输出(GPIO)
引脚（11 个与模拟共享）
– 在模拟引脚上提供10 路数字输入
– 增强型外设中断扩展(ePIE)
– 支持多个低功耗模式(LPM)
– 唯一标识(UID) 号
– 割草机器人
• 有关C2000 解决方案，请参阅割草机器人部
分。
– 商用通信电源整流器
• 有关C2000 解决方案，请参阅商用通信电源
整流器部分。
– 电器泵和风扇
– 电器：压缩机
– 无线手持园艺工具
– 无绳电动工具
– 割草机
• 通信外设
– 两个内部集成电路(I2C) 端口
– 一个控制器局域网(CAN/DCAN) 总线端口
– 一个串行外设接口(SPI) 端口
– 三个UART 兼容的串行通信接口(SCI)
• 模拟系统
– 两个4MSPS 12 位模数转换器(ADC)
– 电动工具
– 油烟机
– 洗碗机
– 冰箱和冷冻柜
– 空调室内机
– 扫地机器人
• 多达21 个外部通道（11 个与GPIO 共享）
• 每个ADC 具有四个集成后处理块(PPB)
– 一个带12 位基准
数模转换器(DAC) 的窗口比较器(CMPSS)
• 数字干扰滤波器
• COMPDACOUT（11 位）
– 三个具有9.5 位有效基准DAC 的窗口比较器
(CMPSS_LITE)
– 空气净化器和加湿器
– 无线真空吸尘器
– 搅拌器、搅拌机和食品加工机
本文档旨在为方便起见，提供有关TI 产品中文版本的信息，以确认产品的概要。有关适用的官方英文版本的最新信息，请访问
www.ti.com，其内容始终优先。TI 不保证翻译的准确性和有效性。在实际设计之前，请务必参考最新版本的英文版本。
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
– 住宅和生活风扇
• 楼宇自动化
– 开环步进
• 工业电源
– 自动门
– 工业交流-直流
• 移动式发电站
– HVAC 电机控制
• 工厂自动化与控制
– 传动器
– UPS
• 单相在线交互式UPS
– 单相在线式UPS
• 电信和服务器电源
– 商用直流/直流
– 自动分拣设备
• 移动机器人运动控制器
– 纺织机
• 电机驱动器
– 商用网络和服务器PSU
– 商用通信电源整流器
– 交流驱动器控制模块
– 交流驱动器功率级模块
– 线性电机功率级
– 无人机螺旋桨ESC
– 伺服驱动器控制模块
– 伺服驱动器功率级模块
– 交流输入BLDC 电机驱动器
– 直流输入BLDC 电机驱动器
– 闭环步进
• 请参阅商用通信电源整流器部分。
• 电网基础设施
– 微型逆变器
– 快速关断
– 太阳能电弧保护
– 太阳能充电控制器
– 太阳能电源优化器
3 说明
TMS320F280013x (F280013x) 是 C2000™ 实时微控制器系列的可扩展、超低延迟器件，旨在提高电力电子产品
的效率。
实时控制子系统基于 TI 的 32 位 C28x DSP 内核，可针对从片上闪存或 SRAM 运行的浮点或定点代码提供
120MHz 的信号处理性能。三角函数加速器 (TMU) 进一步增强了 C28x CPU 的性能，从而加快了对实时控制系统
关键的常用算法的速度。
F280013x 支持高达256KB (128KW) 的闪存。高达36KB (18KW) 的片上SRAM 也可用于补充闪存。
高性能模拟块集成在 F280013x 实时微控制器 (MCU) 上，并与处理单元和 PWM 单元紧密耦合，从而提供出色的
实时信号链性能。14 个 PWM 通道可控制从三相逆变器到功率因数校正的各种功率级，以及其他先进的多级电源
拓扑。
各种业界通用的通信端口（如SPI、SCI、I2C 和CAN）不仅支持连接，还提供了多个引脚复用选项，可实现出色
的信号布局。
是否想详细了解 C2000 MCU 适用于实时控制系统的特性？查看《使用 C2000™ 实时微控制器的基本开发指
南》，并访问C2000™ 实时控制MCU 页面。
C2000™ 实时控制微控制器(MCU) 入门指南 涵盖了 C2000 器件开发中从硬件到支持资源的所有方面。除了主要
的参考文档外，每个部分还提供了相关链接和资源，可帮助用户进一步了解相关信息。
准备好开始了吗？查看TMDSCNCD2800137 评估板并下载C2000Ware。
器件信息
器件型号(1)
封装选项
频率
闪存大小
内部稳压器
是
64 PM
48 PT
TMS320F2800137
TMS320F2800135V
120
256KB
48 RGZ
32 RHB
可通过VREGENZ
进行配置
64 PM
120
128KB
Copyright © 2023 Texas Instruments Incorporated
2
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
器件信息(continued)
频率
器件型号(1)
封装选项
闪存大小
内部稳压器
是
64 PM
48 PT
TMS320F2800135
120
128KB
48 RGZ
32 RHB
64 PM
48 PT
TMS320F2800133
TMS320F2800132
120
100
64KB
64KB
是
是
48 RGZ
32 RHB
48 PT
48 RGZ
32 RHB
(1) 如需更多有关这些器件的信息，请参阅器件比较表。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
3
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
3.1 功能方框图
功能方框图展示了CPU 系统及关联的外设。
Boot ROM
Secure Memories
shown in Red
C28x CPU
Secure ROM
FPU32
TMU
Flash Bank0
128 Sectors
128KW (256KB)
CPU Timers
DCC
DCSM
ePIE
M0-M1 RAM
2KW (4KB)
LS0-LS1 RAM
16KW (32KB)
Crystal Oscillator
INTOSC1, INTOSC2
PLL
PF1
PF3
PF4
PF2
PF7
PF9
Result
2x 12-Bit ADC
Data
14x ePWM Chan.
(2Hi-Res Capable)
1x SPI
1x CAN
3x SCI
2x I2C
38x GPIO
(GPIO,
AGPIO, AIO)
2x eCAP
NMI
Watchdog
Input XBAR
Output XBAR
ePWM XBAR
1x eQEP
Windowed
Watchdog
1x CMPSS
(Ramp Gen. DAC)
3x CMPSS_LITE
(Static DAC)
图3-1. 功能方框图
Copyright © 2023 Texas Instruments Incorporated
4
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
内容
1 特性................................................................................... 1
2 应用................................................................................... 1
3 说明................................................................................... 2
3.1 功能方框图..................................................................4
修订历史记录........................................................................6
4 器件比较............................................................................ 8
4.1 相关产品......................................................................9
5 引脚配置和功能............................................................... 10
5.1 引脚图....................................................................... 10
5.2 引脚属性....................................................................15
5.3 信号说明....................................................................26
5.4 引脚复用....................................................................34
5.5 GPIO 和ADC 分配....................................................40
5.6 带有内部上拉和下拉的引脚.......................................40
5.7 未使用引脚的连接..................................................... 41
6 规格................................................................................. 42
6.1 绝对最大额定值.........................................................42
6.2 ESD 等级.................................................................. 42
6.3 建议工作条件............................................................ 43
6.4 功耗摘要....................................................................44
6.5 电气特性....................................................................50
6.6 PM 封装的热阻特性.................................................. 51
6.7 PT 封装的热阻特性................................................... 51
6.8 RGZ 封装的热阻特性................................................ 51
6.9 RHB 封装的热阻特性................................................ 52
6.10 散热设计注意事项................................................... 52
6.11 系统.........................................................................53
6.12 模拟外设..................................................................96
6.13 控制外设................................................................140
6.14 通信外设................................................................151
7 详细说明........................................................................ 167
7.1 概述.........................................................................167
7.2 功能方框图..............................................................168
7.3 存储器..................................................................... 169
7.4 标识.........................................................................176
7.5 C28x 处理器............................................................177
7.6 器件引导模式.......................................................... 178
7.7 双代码安全模块.......................................................185
7.8 看门狗..................................................................... 186
7.9 C28x 计时器............................................................187
7.10 双路时钟比较器(DCC)..........................................187
8 应用、实施和布局..........................................................189
8.1 应用和实现..............................................................189
8.2 器件主要特性.......................................................... 189
8.3 应用信息..................................................................192
9 器件和文档支持............................................................. 206
9.1 入门和后续步骤.......................................................206
9.2 器件命名规则.......................................................... 206
9.3 标识.........................................................................207
9.4 工具与软件..............................................................209
9.5 文档支持..................................................................210
9.6 支持资源..................................................................211
9.7 商标.........................................................................211
9.8 静电放电警告...........................................................211
9.9 术语表..................................................................... 211
10 机械、封装和可订购信息.............................................212
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
5
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
修订历史记录
Changes from OCTOBER 20, 2022 to MARCH 13, 2023 (from Revision * (October 2022) to
Revision A (March 2023))
Page
• 通篇：本文档中的信息和数据现在是“量产数据”............................................................................................ 1
• 通篇：CMPSS_LITE：将“8 位有效基准DAC”更改为“9.5 位有效基准DAC”............................................1
• 特性一节：添加了“实时处理”组标题并更新了组。在“实时处理”下添加了对展示C2000™ 控制MCU 优
化信号链的实时基准测试应用手册的引用。在“系统外设”下将“模拟引脚上有21 个数字输入（11 个与
GPIO 共享）”更改为“在模拟引脚上提供 10 路数字输入”............................................................................ 1
• 器件信息 表：添加了“内部稳压器”列............................................................................................................. 2
• 器件比较表：添加了“内部3.3V 至1.2V 稳压器(VREG)”行。添加了VREGENZ 支持行和“具有
VREGENZ 的64 PM”封装行。........................................................................................................................ 8
• 引脚图一节：将图标题从“具有VREGENZ 的64 引脚PM Low-Profile Quad Flatpack（顶视图）”更改为
“F2800135V 上具有VREGENZ 的64 引脚PM Low-Profile Quad Flatpack（顶视图）”............................ 10
• 绝对最大额定值表：添加了“VDD”行........................................................................................................... 42
• 建议工作条件表：添加了“器件电源电压，VDD”行......................................................................................42
• 电气特性表：更新了ROH 和ROL 的最小值、典型值和最大值。添加了RPULLDOWN 和RPULLUP 行。更新了
“VREG 和BOR”部分，并添加了脚注以引用电源管理模块(PMM) 一节...................................................... 42
• ESD 等级表：添加了转角引脚.........................................................................................................................42
• 系统电流消耗- 启用VREG - 内部电源表：更新了表和脚注............................................................................44
• 系统电流消耗- 禁用VREG - 外部电源表：添加了此表...................................................................................44
• 每个禁用外设的典型电流降低表：为具有多个实例的外设添加了限定符。添加了“EPG”行。删除了
“SYSCLK=10MHz（PLL 旁路）”行..............................................................................................................49
• PMM 方框图：使用更正后的RISE DELAY 方框更新了图表............................................................................ 53
• VDD 去耦一节：添加了有关在外部VREG 模式下使用的实际去耦电容量的段落............................................55
• 电源引脚联动一节：添加了有关外部VREG 模式下的VDD 引脚的段落.........................................................56
• 电源时序摘要和违规影响一节：添加了外部VREG 序列摘要表..................................................................... 59
• 电源压摆率一节：添加了有关外部VREG 模式下的VDD 最小压摆率要求的段落和相关注释.........................59
• 电源管理模块运行条件表：添加了“外部VREG”一节。更新了CVDD TOTAL。更新了脚注.........................60
• 电源管理模块特性表：更新了表和脚注............................................................................................................60
• 样本总误差计算表：将TTEST 更改为TOPERATING_POINT 并将“测试温度”更改为“工作温度”.................... 77
• ExtR PCB 布局示例图：更新了图。................................................................................................................77
• 闪存参数表：更新了编程时间。将“每个扇区的写入/擦除周期”和“整个闪存的写入/擦除周期”替换为“每
个存储体的写入/擦除周期”；添加了相关脚注.................................................................................................80
• 连接到14 引脚JTAG 接头图：将TMS 线路和3.3V 之间连接的电阻从“4.7kΩ”更改为“2.2kΩ”........... 82
• 连接到20 引脚JTAG 接头图：将TMS 线路和3.3V 之间连接的电阻从“4.7kΩ”更改为“2.2kΩ”........... 82
• 模拟引脚和内部连接表：更新了A14/C4 的“引脚/封装”列。更新了A19/C19 和A20/C20 的“48 QFN”
列。更新了脚注.................................................................................................................................................98
• ADC 选项和配置级别表：更新了“基准电压源”选项的可配置性信息。删除了有关更低引脚数封装的脚注103
• 12 位模式下的ADC 时序表：添加了脚注以引用TMS320F280013x 实时MCU 器件勘误表中的“ADC：
DMA 读取过时结果”公告..............................................................................................................................109
• 比较器子系统(CMPSS) 模块一节：添加了CMPx_DACL 小节.....................................................................112
• CMPSS 比较器电气特性表：向“迟滞”行添加了最小值和最大值............................................................... 115
• CMPSS_LITE 比较器电气特性表：更新了“迟滞”行的最小值、典型值和最大值。更新了“响应时间”（睡
眠响应）的最大值........................................................................................................................................... 115
• CMPSS_LITE DAC 静态电气特性表：添加了“静态DNL”和“静态INL”的最小值和最大值并删除了其典型
值。在“分辨率”行添加了对新“单调响应时为9.5 位有效分辨率”脚注的引用。删除了“有效分辨率（单调
响应）”行......................................................................................................................................................115
• CMPx_DACL 缓冲输出的电气特性表：更新了“偏移”、“增益”、“DNL”和“INL”的最小值和最大值并
删除了其典型值。更新了DNL 和INL 的单位。添加/更新了脚注....................................................................115
Copyright © 2023 Texas Instruments Incorporated
6
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
• 增强型捕捉 (eCAP) 一节：更新了该部分....................................................................................................... 146
• 内部集成电路(I2C) 一节：向“支持与以下协议兼容的电压阈值”列表添加了“PMBus 1.2 及更低版本”.. 153
• 本地共享RAM (LSx RAM) 一节：将“所有LSx RAM 块都具有ECC”更改为“所有LSx RAM 块都具有奇偶
校验功能”......................................................................................................................................................169
• 器件标识寄存器表：将PARTIDL 位14-13 从“INSTASPIN”更改为“保留”。为修订版C 芯片添加了器件
修订版本号 (REVID)....................................................................................................................................... 176
• GPIO 分配一节：添加了关于“F280013x 和F280015x CANTXA GPIO 选项0（默认）选择不同”的注释183
• 器件主要特性表：将“模数转换器(ADC)（12 位）”行中的3MSPS 更改为4MSPS。将CMPSS_LITE 从
60ns 检测时间更正为40ns 检测时间............................................................................................................. 189
• 商用通信电源整流器资源一节：更新了TIDM-1007 的标题和说明................................................................204
• 器件命名规则 图：从“发货选项”中删除了“T = 小卷带”..........................................................................206
• PM 封装的封装编号法 图：更新了图。..........................................................................................................207
• PT 封装的封装编号法 图：更新了图。...........................................................................................................207
• RGZ 封装的封装编号法 图：更新了图。........................................................................................................207
• RHB 封装的封装编号法 图：更新了图。........................................................................................................207
• F2800135V PM 封装的封装编号法 图：删除了图..........................................................................................207
• 版本标识表：更新了器件修订版本代码 B 的注释。添加了器件修订版本代码 C 的信息............................... 207
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
7
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
4 器件比较
表4-1 列出了TMS320F280013x 器件的特性。
表4-1. 器件比较
特性(1)
F2800137
F2800135V
F2800135
F2800133
F2800132
处理器和加速器
120
100
频率(MHz)
C28x
FPU32 - 0 类
TMU –0 类
是
是
存储器
256KB
(128KW)
128KB (64KW)
36KB (18KW)
64KB (32KW)
闪存
RAM
片上闪存和RAM 的代码安全性
有
系统
3
32 位CPU 计时器
1
看门狗计时器
1
双时钟比较(DCC)
5
外部中断
1
嵌入式图形发生器(EPG)
非可屏蔽中断看门狗(NMIWD) 计时器
晶体振荡器/外部时钟输入
支持ExtR 的INTOSC 精度(4)
1
1
+/- 1%
内部振荡器精度
(2 INTOSC)
请参阅节6.11.3.5
内部3.3V 至1.2V 稳压器(VREG)
使用VREGENZ 支持外部VREG
GPIO
是
-
-
是
请参阅节5.5
模拟外设
2
ADC 数量
转换时间(ns)(2)/MSPS
（AIO 引脚）
转换时间(ns)(2)/MSPS
（AGPIO 引脚）
250ns/4.00MSPS
266ns/3.75MSPS
290ns/3.45MSPS
300ns/3.33MSPS
ADC 12 位
ADC 通道
请参阅节5.5
1
温度传感器
CMPSS（每个都包含两个
比较器和两个内部动态12
位DAC）
1
比较器子系统
CMPSS_LITE（每个都包
含两个比较器和两个静态
9.5 位有效DAC）
3
2
控制外设(3)
eCAP 模块–2 类
ePWM/HRPWM –4 类
eQEP 模块–2 类
14
6
总通道数
2 (ePWM1)
1
具有高分辨率功能的通道
Copyright © 2023 Texas Instruments Incorporated
8
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
表4-1. 器件比较(continued)
特性(1)
F2800137
F2800135V
F2800135
F2800133
F2800132
通信外设(3)
1
-
CAN –0 类
I2C –1 类
2
3
1
SCI –0 类（与UART 兼容）
SPI –2 类
封装、温度和资质认证选项
64 PM
-
-
-
是
是
-
-
具有VREGENZ 的64 PM
48 PT
是
-
是
是
是
是
是
是
48 RGZ
-
32 RHB
-
结温(TJ)
-40°C 至140°C
–40°C 至125°C
自然通风温度(TA)
(1) 一个类型变化代表一个外设模块中的主要功能特性差异。在一个外设类型内，器件之间会有细微差异，但不会影响模块的基本功能性。
(2) 从采样保持窗口开始到下一次转换的采样保持窗口开始之间的时间。
(3) 对于采用多个封装的器件，较小封装中列出的外设数量会减少，因为较小封装中的可用器件引脚较少。与器件型号内提供的最大封装相
比，器件内部存在的外设数量并未减少。有关确定哪些外设实例可以在较小封装中的引脚上访问，请参阅节5。
(4) 要了解INTOSC 精度值，请参阅节6.11.3.5
4.1 相关产品
TMS320F2803x 实时微控制器
F2803x 系列增加了引脚数和闪存大小选项。F2803x 系列还引入了并行控制律加速器(CLA) 选项。
TMS320F2807x 实时微控制器
F2807x 系列提供出色的性能以及最大引脚数、闪存大小和外设选项。F2807x 系列包括新一代加速器、ePWM 外
设和模拟技术。
TMS320F28004x 实时微控制器
F28004x 系列是F2807x 系列的精简版，具有最新一代的增强性能。
TMS320F2838x 实时微控制器
F2838x 系列提供更高的性能、更多的引脚数、更大的闪存大小、更多的外设以及各种连接选项。F2838x 系列包
括新一代加速器、ePWM 外设和模拟技术。
TMS320F28002x 实时微控制器
F28002x 系列是F28004x 系列的精简版，具有最新一代的增强性能。
TMS320F28003x 实时微控制器
F28003x 系列基于 F28002x 系列，提供更高的频率、更多的存储器和更多的外设选项。此系列引入了 F2838x 系
列的CAN-FD 和安全特性。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
9
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
5 引脚配置和功能
5.1 引脚图
图 5-1 展示了 64 引脚 PM Low-Profile Quad Flatpack (LQFP) 上的引脚分配。图 5-2 展示了具有 VREGENZ 的
64 引脚 PM LQFP 上的引脚分配。图 5-3 展示了 48 引脚 PT LQFP 上的引脚分配。图 5-4 展示了 48 引脚 RGZ
Very-thin Quad Flatpack No-lead (VQFN) 上的引脚分配。图5-5 展示了32 引脚RHB VQFN 上的引脚分配。
GPIO29
A16/C16,GPIO28
XRSn
1
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
GPIO4
2
GPIO8
3
GPIO39
VSS
VDD
4
VSS
5
VDD
A6,GPIO228
C6,GPIO226
A3/C5,GPIO242
A2/C9,GPIO224
A15/C7
6
VDDIO
7
GPIO19,X1
GPIO18,X2
GPIO32
GPIO35/TDI
TMS
8
9
10
11
12
13
14
15
16
C4/A14
A11/C0
GPIO37/TDO
TCK
A5/C2
A1
GPIO24
GPIO17
GPIO16
A0/C15/CMP1_DACL
VREFHI
Not to scale
A. GPIO 终端上仅显示GPIO 功能。有关完整的多路复用信号名称，请参阅节5.2。
图5-1. 64 引脚PM Low-Profile Quad Flatpack（顶视图）
Copyright © 2023 Texas Instruments Incorporated
10
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
GPIO29
1
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
GPIO4
A16/C16,GPIO28
XRSn
2
GPIO8
3
VREGENZ
VSS
VDD
4
VSS
5
VDD
A6,GPIO228
C6,GPIO226
A3/C5,GPIO242
A2/C9,GPIO224
A15/C7
6
VDDIO
7
GPIO19,X1
GPIO18,X2
GPIO32
GPIO35/TDI
TMS
8
9
10
11
12
13
14
15
16
C4/A14
A11/C0
GPIO37/TDO
TCK
A5/C2
A1
GPIO24
GPIO17
GPIO16
A0/C15/CMP1_DACL
VREFHI
Not to scale
A. GPIO 终端上仅显示GPIO 功能。有关完整的多路复用信号名称，请参阅节5.2。
图5-2. F2800135V 上具有VREGENZ 的64 引脚PM Low-Profile Quad Flatpack（顶视图）
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
11
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
GPIO29
A16/C16,GPIO28
XRSn
1
36
35
34
33
32
31
30
29
28
27
26
25
VDD
2
VDDIO
3
GPIO19,X1
GPIO18,X2
GPIO32
GPIO35/TDI
TMS
A6,C6,GPIO226,GPIO228
A3/C5,GPIO242
A2/C9,GPIO224
A15/C7,C4/A14
A11/C0
4
5
6
7
8
GPIO37/TDO
TCK
A5/C2
9
A1
10
11
12
GPIO24
GPIO16
GPIO33
A0/C15/CMP1_DACL
VREFHI
Not to scale
A. GPIO 终端上仅显示GPIO 功能。有关完整的多路复用信号名称，请参阅节5.2。
图5-3. 48 引脚PT Low-Profile Quad Flatpack（顶视图）
Copyright © 2023 Texas Instruments Incorporated
12
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
GPIO29
A16/C16,GPIO28
XRSn
1
36
35
34
33
32
31
30
29
28
27
26
25
GPIO8
2
VDD
3
VDDIO
A6,C6,GPIO226,GPIO228
A3/C5,GPIO242
A2/C9,GPIO224
A15/C7,C4/A14
A11/C0
4
GPIO19,X1
GPIO18,X2
GPIO32
GPIO35/TDI
TMS
5
6
VSS
7
8
A5/C2
9
GPIO37/TDO
TCK
A1
10
11
12
A0/C15/CMP1_DACL
VREFHI
GPIO24
GPIO16
Not to scale
A. GPIO 终端上仅显示GPIO 功能。有关完整的多路复用信号名称，请参阅节5.2。
图5-4. 48 引脚RGZ Very Thin Quad Flatpack No Lead（顶视图）
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
13
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
XRSn
A6,C6,GPIO226,GPIO228
A3/C5,GPIO242
1
2
3
4
5
6
7
8
24
23
22
21
20
19
18
17
VDD
VDDIO
GPIO19,X1
GPIO18,X2
GPIO32
A2/C9,GPIO224
VSS
A15/C7,C4/A14
A11/C0,A5/C2
GPIO35/TDI
TMS
A0/C15/CMP1_DACL,A1
A12/C1,A7/C3
GPIO37/TDO
Not to scale
A. GPIO 终端上仅显示GPIO 功能。有关完整的多路复用信号名称，请参阅节5.2。
图5-5. 32 引脚RHB Very Thin Quad Flatpack No Lead（顶视图）
Copyright © 2023 Texas Instruments Incorporated
14
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
5.2 引脚属性
表5-1. 引脚属性
引脚类
型
64 VPM 64 PM 48 RGZ 48 PT 32 RHB
信号名称
多路复用器位置
说明
模拟
A0
I
I
I
I
I
I
I
I
I
I
I
I
I
I
ADC-A 输入0
ADC-C 输入15
C15
CMP1_DACL
CMP3_HP2
CMP3_LP2
AIO231
A1
CMPSS-1 低电平DAC 输出
CMPSS-3 高电平比较器正输入2
CMPSS-3 低电平比较器正输入2
用于数字输入231 的模拟引脚
ADC-A 输入1
15
15
11
11
7
0，4，8，12
0，4，8，12
CMP1_HP4
CMP1_LP4
AIO232
A2
CMPSS-1 高电平比较器正输入4
CMPSS-1 低电平比较器正输入4
用于数字输入232 的模拟引脚
ADC-A 输入2
14
14
10
10
7
4
C9
ADC-C 输入9
CMP1_HP0
CMP1_LP0
CMPSS-1 高电平比较器正输入0
CMPSS-1 低电平比较器正输入0
9
9
6
6
通用输入/输出224。该引脚还具有数字多路复用器功能
（此表的“GPIO”部分对这些功能进行了介绍）。
GPIO224
I/O
A3
I
I
I
I
I
I
ADC-A 输入3
C5
ADC-C 输入5
CMP3_HN0
CMP3_HP3
CMP3_LN0
CMP3_LP3
CMPSS-3 高电平比较器负输入0
CMPSS-3 高电平比较器正输入3
CMPSS-3 低电平比较器负输入0
CMPSS-3 低电平比较器正输入3
8
8
5
5
3
通用输入/输出242。该引脚还具有数字多路复用器功能
（此表的“GPIO”部分对这些功能进行了介绍）。
GPIO242
I/O
A4
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
ADC-A 输入4
C14
ADC-C 输入14
CMP2_HP0
CMP2_LP0
CMP4_HN0
CMP4_HP3
CMP4_LN0
CMP4_LP3
AIO225
CMPSS-2 高电平比较器正输入0
CMPSS-2 低电平比较器正输入0
CMPSS-4 高电平比较器负输入0
CMPSS-4 高电平比较器正输入3
CMPSS-4 低电平比较器负输入0
CMPSS-4 低电平比较器正输入3
用于数字输入225 的模拟引脚
ADC-A 输入5
23
23
19
19
12
0，4，8，12
A5
C2
ADC-C 输入2
CMP3_HN1
CMP3_HP1
CMP3_LN1
CMP3_LP1
AIO244
CMPSS-3 高电平比较器负输入1
CMPSS-3 高电平比较器正输入1
CMPSS-3 低电平比较器负输入1
CMPSS-3 低电平比较器正输入1
用于数字输入244 的模拟引脚
ADC-A 输入6
13
13
9
9
6
0，4，8，12
A6
CMP1_HP2
CMP1_LP2
CMPSS-1 高电平比较器正输入2
CMPSS-1 低电平比较器正输入2
6
6
4
4
2
通用输入/输出228。该引脚还具有数字多路复用器功能
（此表的“GPIO”部分对这些功能进行了介绍）。
GPIO228
I/O
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
15
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
表5-1. 引脚属性(continued)
引脚类
型
64 VPM 64 PM 48 RGZ 48 PT 32 RHB
信号名称
多路复用器位置
说明
A7
C3
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
ADC-A 输入7
ADC-C 输入3
CMP4_HN1
CMP4_HP1
CMP4_LN1
CMP4_LP1
AIO245
CMPSS-4 高电平比较器负输入1
CMPSS-4 高电平比较器正输入1
CMPSS-4 低电平比较器负输入1
CMPSS-4 低电平比较器正输入1
用于数字输入245 的模拟引脚
ADC-A 输入8
19
19
15
15
8
0，4，8，12
A8
C11
ADC-C 输入11
CMP2_HP4
CMP2_LP4
CMP4_HP4
CMP4_LP4
AIO241
CMPSS-2 高电平比较器正输入4
CMPSS-2 低电平比较器正输入4
CMPSS-4 高电平比较器正输入4
CMPSS-4 低电平比较器正输入4
用于数字输入241 的模拟引脚
ADC-A 输入10
20
20
16
16
9
0，4，8，12
A10
C10
ADC-C 输入10
CMP2_HN0
CMP2_HP3
CMP2_LN0
CMP2_LP3
CMPSS-2 高电平比较器负输入0
CMPSS-2 高电平比较器正输入3
CMPSS-2 低电平比较器负输入0
CMPSS-2 低电平比较器正输入3
25
25
21
21
13
通用输入/输出230。该引脚还具有数字多路复用器功能
（此表的“GPIO”部分对这些功能进行了介绍）。
GPIO230
I/O
A11
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
ADC-A 输入11
C0
ADC-C 输入0
CMP1_HN1
CMP1_HP1
CMP1_LN1
CMP1_LP1
AIO237
CMPSS-1 高电平比较器负输入1
CMPSS-1 高电平比较器正输入1
CMPSS-1 低电平比较器负输入1
CMPSS-1 低电平比较器正输入1
用于数字输入237 的模拟引脚
ADC-A 输入12
12
12
8
8
6
0，4，8，12
A12
C1
ADC-C 输入1
CMP2_HN1
CMP2_HP1
CMP2_LN1
CMP2_LP1
CMP4_HP2
CMP4_LP2
AIO238
CMPSS-2 高电平比较器负输入1
CMPSS-2 高电平比较器正输入1
CMPSS-2 低电平比较器负输入1
CMPSS-2 低电平比较器正输入1
CMPSS-4 高电平比较器正输入2
CMPSS-4 低电平比较器正输入2
用于数字输入238 的模拟引脚
ADC-A 输入15
18
18
14
14
8
0，4，8，12
A15
C7
ADC-C 输入7
CMP1_HN0
CMP1_HP3
CMP1_LN0
CMP1_LP3
AIO233
CMPSS-1 高电平比较器负输入0
CMPSS-1 高电平比较器正输入3
CMPSS-1 低电平比较器负输入0
CMPSS-1 低电平比较器正输入3
用于数字输入233 的模拟引脚
10
10
7
7
5
0，4，8，12
Copyright © 2023 Texas Instruments Incorporated
16
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
表5-1. 引脚属性(continued)
引脚类
型
64 VPM 64 PM 48 RGZ 48 PT 32 RHB
信号名称
多路复用器位置
说明
A16
C16
I
I
ADC-A 输入16
ADC-C 输入16
2
2
2
2
32
通用输入/输出28。该引脚还具有数字多路复用器功能
（此表的“GPIO”部分对这些功能进行了介绍）。
GPIO28
I/O
A17
C17
I
I
ADC-A 输入17
ADC-C 输入17
27
28
29
30
27
28
29
30
通用输入/输出20。该引脚还具有数字多路复用器功能
（此表的“GPIO”部分对这些功能进行了介绍）。
GPIO20
I/O
A18
C18
I
I
ADC-A 输入18
ADC-C 输入18
通用输入/输出21。该引脚还具有数字多路复用器功能
（此表的“GPIO”部分对这些功能进行了介绍）。
GPIO21
I/O
A19
C19
I
I
ADC-A 输入19
ADC-C 输入19
22
23
23
24
通用输入/输出13。该引脚还具有数字多路复用器功能
（此表的“GPIO”部分对这些功能进行了介绍）。
GPIO13
I/O
A20
C20
I
I
ADC-A 输入20
ADC-C 输入20
通用输入/输出12。该引脚还具有数字多路复用器功能
（此表的“GPIO”部分对这些功能进行了介绍）。
GPIO12
I/O
A14
I
I
I
I
I
I
I
I
ADC-A 输入14
C4
ADC-C 输入4
CMP3_HP4
CMP3_LP4
AIO239
C6
11
11
7
4
7
4
5
2
CMPSS-3 高电平比较器正输入4
CMPSS-3 低电平比较器正输入4
用于数字输入239 的模拟引脚
ADC-C 输入6
0，4，8，12
CMP3_HP0
CMP3_LP0
CMPSS-3 高电平比较器正输入0
CMPSS-3 低电平比较器正输入0
7
7
通用输入/输出226。该引脚还具有数字多路复用器功能
（此表的“GPIO”部分对这些功能进行了介绍）。
GPIO226
I/O
A9
I
I
I
I
I
I
ADC-A 输入9
C8
ADC-C 输入8
CMP2_HP2
CMP2_LP2
CMP4_HP0
CMP4_LP0
CMPSS-2 高电平比较器正输入2
CMPSS-2 低电平比较器正输入2
CMPSS-4 高电平比较器正输入0
CMPSS-4 低电平比较器正输入0
24
24
20
20
13
通用输入/输出227。该引脚还具有数字多路复用器功能
（此表的“GPIO”部分对这些功能进行了介绍）。
GPIO227
I/O
ADC- 高基准电压。在外部基准模式下，从外部驱动这
个引脚上的高基准电压。在内部基准模式下，电压由器
件驱动到该引脚。在任一模式下，在此引脚上放置至少
一个2.2µF 电容器。此电容器应放置在VREFHI 和
VREFLO 引脚之间尽可能靠近器件的位置。在32 RHB
封装上，VREFHI 在内部连接至VDDA。
VREFHI
VREFLO
16
17
16
17
12
13
12
13
I
I
ADC- 低基准电压
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
17
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
表5-1. 引脚属性(continued)
引脚类
型
64 VPM 64 PM 48 RGZ 48 PT 32 RHB
信号名称
多路复用器位置
说明
GPIO
GPIO0
0，4，8，12
I/O
O
通用输入/输出0
ePWM-1 输出A
CAN-A 接收
EPWM1_A
CANA_RX
OUTPUTXBAR7
SCIA_RX
1
2
I
3
O
输出X-BAR 输出7
SCI-A 接收数据
I2C-A 开漏双向数据
5
52
52
41
42
28
I
I2CA_SDA
SPIA_STE
EQEP1_INDEX
EPWM3_A
GPIO1
6
I/OD
I/O
I/O
O
7
SPI-A 从器件发送使能(STE)
eQEP-1 索引
13
15
ePWM-3 输出A
0，4，8，12
I/O
O
通用输入/输出1
EPWM1_B
SCIA_TX
1
ePWM-1 输出B
5
O
SCI-A 发送数据
I2CA_SCL
SPIA_SOMI
EQEP1_STROBE
EPWM3_B
GPIO2
6
51
51
40
41
27
I/OD
I/O
I/O
O
I2C-A 开漏双向时钟
SPI-A 从器件输出，主器件输入(SOMI)
eQEP-1 选通
7
9
15
ePWM-3 输出B
0，4，8，12
I/O
O
通用输入/输出2
EPWM2_A
OUTPUTXBAR1
SPIA_SIMO
SCIA_TX
1
ePWM-2 输出A
5
O
输出X-BAR 输出1
SPI-A 从器件输入，主器件输出(SIMO)
SCI-A 发送数据
7
I/O
O
50
50
39
40
9
I2CB_SDA
CANA_TX
EPWM4_A
GPIO3
11
I/OD
O
I2C-B 开漏双向数据
CAN-A 发送
14
15
O
ePWM-4 输出A
0，4，8，12
I/O
O
通用输入/输出3
EPWM2_B
OUTPUTXBAR2
SPIA_CLK
SCIA_RX
1
ePWM-2 输出B
O
2、5
输出X-BAR 输出2
SPI-A 时钟
7
I/O
I
49
49
38
39
26
9
SCI-A 接收数据
I2CB_SCL
CANA_RX
EPWM4_B
GPIO4
11
I/OD
I
I2C-B 开漏双向时钟
CAN-A 接收
14
15
O
ePWM-4 输出B
0，4，8，12
I/O
O
通用输入/输出4
EPWM3_A
I2CA_SCL
OUTPUTXBAR3
CANA_TX
SPIA_SOMI
EPWM1_A
1
2
ePWM-3 输出A
I/OD
O
I2C-A 开漏双向时钟
输出X-BAR 输出3
CAN-A 发送
5
48
48
37
38
25
6
O
14
15
I/O
O
SPI-A 从器件输出，主器件输入(SOMI)
ePWM-1 输出A
Copyright © 2023 Texas Instruments Incorporated
18
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
表5-1. 引脚属性(continued)
引脚类
型
64 VPM 64 PM 48 RGZ 48 PT 32 RHB
信号名称
多路复用器位置
说明
GPIO5
0，4，8，12
I/O
O
通用输入/输出5
ePWM-3 输出B
I2C-A 开漏双向数据
输出X-BAR 输出3
CAN-A 接收
EPWM3_B
I2CA_SDA
OUTPUTXBAR3
CANA_RX
SPIA_STE
SCIA_RX
1
2
I/OD
O
3
61
61
46
47
30
6
I
7
I/O
I
SPI-A 从器件发送使能(STE)
SCI-A 接收数据
11
EPWM1_B
GPIO6
15
O
ePWM-1 输出B
0，4，8，12
I/O
O
通用输入/输出6
EPWM4_A
OUTPUTXBAR4
SYNCOUT
EQEP1_A
EPWM2_A
GPIO7
1
ePWM-4 输出A
2
O
输出X-BAR 输出4
外部ePWM 同步脉冲
eQEP-1 输入A
64
64
48
48
3
O
5
I
15
O
ePWM-2 输出A
0，4，8，12
I/O
O
通用输入/输出7
EPWM4_B
EPWM2_A
OUTPUTXBAR5
EQEP1_B
SPIA_SIMO
SCIA_TX
1
ePWM-4 输出B
2
O
ePWM-2 输出A
3
O
输出X-BAR 输出5
eQEP-1 输入B
5
57
57
43
43
29
I
7
I/O
O
SPI-A 从器件输入，主器件输出(SIMO)
SCI-A 发送数据
11
CANA_TX
EPWM2_B
GPIO8
14
O
CAN-A 发送
15
O
ePWM-2 输出B
0，4，8，12
I/O
O
通用输入/输出8
EPWM5_A
ADCSOCAO
EQEP1_STROBE
SCIA_TX
1
ePWM-5 输出A
3
O
外部ADC 的ADC 转换启动A
eQEP-1 选通
5
47
62
63
47
62
63
36
I/O
O
6
SCI-A 发送数据
SPIA_SIMO
I2CA_SCL
GPIO9
7
I/O
I/OD
I/O
O
SPI-A 从器件输入，主器件输出(SIMO)
I2C-A 开漏双向时钟
通用输入/输出9
9
0，4，8，12
EPWM5_B
SCIB_TX
1
ePWM-5 输出B
2
O
SCI-B 发送数据
OUTPUTXBAR6
EQEP1_INDEX
SCIA_RX
3
O
输出X-BAR 输出6
eQEP-1 索引
47
5
I/O
I
6
SCI-A 接收数据
SPIA_CLK
I2CB_SCL
GPIO10
7
I/O
I/OD
I/O
O
SPI-A 时钟
14
I2C-B 开漏双向时钟
通用输入/输出10
ePWM-6 输出A
0，4，8，12
EPWM6_A
ADCSOCBO
EQEP1_A
SCIB_TX
1
3
5
6
7
9
O
外部ADC 的ADC 转换启动B
eQEP-1 输入A
I
O
SCI-B 发送数据
SPIA_SOMI
I2CA_SDA
I/O
I/OD
SPI-A 从器件输出，主器件输入(SOMI)
I2C-A 开漏双向数据
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
19
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
表5-1. 引脚属性(continued)
引脚类
型
64 VPM 64 PM 48 RGZ 48 PT 32 RHB
信号名称
GPIO11
多路复用器位置
说明
0，4，8，12
I/O
O
I
通用输入/输出11
ePWM-6 输出B
CAN-A 接收
EPWM6_B
CANA_RX
OUTPUTXBAR7
EQEP1_B
1
2
3
O
I
输出X-BAR 输出7
eQEP-1 输入B
SCI-B 接收数据
31
31
14
5
SCIB_RX
6
I
SPIA_STE
SPIA_SIMO
7
I/O
I/O
SPI-A 从器件发送使能(STE)
13
SPI-A 从器件输入，主器件输出(SIMO)
通用输入/输出12。该引脚还具有模拟功能（此表的
“模拟”部分对这些功能进行了介绍）。
GPIO12
0，4，8，12
I/O
EPWM7_A
EQEP1_STROBE
SCIB_TX
1
5
O
I/O
O
ePWM-7 输出A
eQEP-1 选通
SCI-B 发送数据
SPI-A 时钟
30
30
23
24
6
SPIA_CLK
11
13
I/O
I
CANA_RX
CAN-A 接收
通用输入/输出13。该引脚还具有模拟功能（此表的
“模拟”部分对这些功能进行了介绍）。
GPIO13
0，4，8，12
I/O
EPWM7_B
1
O
I/O
I
ePWM-7 输出B
EQEP1_INDEX
SCIB_RX
5
eQEP-1 索引
29
29
22
23
6
SCI-B 接收数据
SPIA_SOMI
CANA_TX
11
I/O
O
SPI-A 从器件输出，主器件输入(SOMI)
CAN-A 发送
13
GPIO16
0，4，8，12
I/O
I/O
O
通用输入/输出16
SPIA_SIMO
OUTPUTXBAR7
EPWM5_A
1
3
5
6
9
SPI-A 从器件输入，主器件输出(SIMO)
输出X-BAR 输出7
ePWM-5 输出A
O
33
33
25
26
SCIA_TX
O
SCI-A 发送数据
EQEP1_STROBE
I/O
eQEP-1 选通
外部时钟输出。此引脚从器件中输出所选时钟信号的分
频版本。
XCLKOUT
11
O
GPIO17
0，4，8，12
I/O
I/O
O
通用输入/输出17
SPI-A 从器件输出，主器件输入(SOMI)
输出X-BAR 输出8
ePWM-5 输出B
SCI-A 接收数据
eQEP-1 索引
SPIA_SOMI
OUTPUTXBAR8
EPWM5_B
SCIA_RX
1
3
5
O
34
34
6
I
EQEP1_INDEX
CANA_TX
EPWM6_A
GPIO18
9
I/O
O
11
CAN-A 发送
14
O
ePWM-6 输出A
通用输入/输出18
SPI-A 时钟
0，4，8，12
I/O
I/O
O
SPIA_CLK
SCIB_TX
1
2
3
5
6
SCI-B 发送数据
CAN-A 接收
CANA_RX
EPWM6_A
I2CA_SCL
I
41
41
32
33
21
O
ePWM-6 输出A
I2C-A 开漏双向时钟
I/OD
外部时钟输出。此引脚从器件中输出所选时钟信号的分
频版本。
XCLKOUT
X2
11
O
ALT
I/O
晶体振荡器输出。
Copyright © 2023 Texas Instruments Incorporated
20
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
表5-1. 引脚属性(continued)
引脚类
型
64 VPM 64 PM 48 RGZ 48 PT 32 RHB
信号名称
多路复用器位置
说明
GPIO19
0，4，8，12
I/O
I/O
I
通用输入/输出19
SPIA_STE
SCIB_RX
CANA_TX
EPWM6_B
I2CA_SDA
1
2
3
5
6
SPI-A 从器件发送使能(STE)
SCI-B 接收数据
O
CAN-A 发送
O
ePWM-6 输出B
42
42
33
34
22
I/OD
I2C-A 开漏双向数据
晶体振荡器或单端时钟输入。器件初始化软件必须在启
用晶体振荡器之前配置该引脚。为了使用此振荡器，必
须将一个石英晶体电路连接至X1 和X2。此引脚也可用
于馈入单端3.3V 电平时钟。
X1
ALT
I/O
ExtR
ALT2
I
用于内部振荡器的外部电阻。这可用于提高时钟精度。
通用输入/输出20。该引脚还具有模拟功能（此表的
“模拟”部分对这些功能进行了介绍）。
GPIO20
0，4，8，12
I/O
EQEP1_A
CANA_TX
SPIA_SIMO
I2CA_SCL
SCIC_TX
1
3
I
O
eQEP-1 输入A
CAN-A 发送
27
27
6
I/O
I/OD
O
SPI-A 从器件输入，主器件输出(SIMO)
I2C-A 开漏双向时钟
SCI-C 发送数据
11
15
通用输入/输出21。该引脚还具有模拟功能（此表的
“模拟”部分对这些功能进行了介绍）。
GPIO21
0，4，8，12
I/O
EQEP1_B
CANA_RX
SPIA_SOMI
I2CA_SDA
SCIC_RX
1
I
I
eQEP-1 输入B
3
CAN-A 接收
28
28
6
I/O
I/OD
I
SPI-A 从器件输出，主器件输入(SOMI)
I2C-A 开漏双向数据
SCI-C 接收数据
11
15
GPIO22
0，4，8，12
I/O
I/O
O
通用输入/输出22
EQEP1_STROBE
SCIB_TX
1
eQEP-1 选通
3
56
54
56
54
SCI-B 发送数据
SCIC_TX
9
O
SCI-C 发送数据
EPWM4_A
GPIO23
14
O
ePWM-4 输出A
0，4，8，12
I/O
I/O
I
通用输入/输出23
EQEP1_INDEX
SCIB_RX
1
eQEP-1 索引
3
42
SCI-B 接收数据
SCIC_RX
9
I
SCI-C 接收数据
EPWM4_B
GPIO24
14
O
ePWM-4 输出B
0，4，8，12
I/O
O
通用输入/输出24
OUTPUTXBAR1
SPIA_STE
EPWM4_A
SPIA_SIMO
SCIA_TX
1
3
输出X-BAR 输出1
SPI-A 从器件发送使能(STE)
ePWM-4 输出A
I/O
O
35
35
26
27
15
5
6
I/O
O
SPI-A 从器件输入，主器件输出(SIMO)
SCI-A 发送数据
11
13
ERRORSTS
O
错误状态输出。该输出需要一个外部下拉。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
21
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
表5-1. 引脚属性(continued)
引脚类
型
64 VPM 64 PM 48 RGZ 48 PT 32 RHB
信号名称
多路复用器位置
说明
通用输入/输出28。该引脚还具有模拟功能（此表的
“模拟”部分对这些功能进行了介绍）。
GPIO28
0，4，8，12
I/O
SCIA_RX
1
I
O
SCI-A 接收数据
EPWM7_A
OUTPUTXBAR5
EQEP1_A
SCIC_TX
3
ePWM-7 输出A
5
O
输出X-BAR 输出5
eQEP-1 输入A
2
2
2
2
32
6
I
10
O
SCI-C 发送数据
SPIA_CLK
ERRORSTS
I2CB_SDA
GPIO29
11
I/O
O
SPI-A 时钟
13
错误状态输出。该信号需要一个外部下拉电阻。
I2C-B 开漏双向数据
14
I/OD
I/O
O
0，4，8，12
通用输入/输出29
SCIA_TX
1
SCI-A 发送数据
EPWM7_B
OUTPUTXBAR6
EQEP1_B
SCIC_RX
3
O
ePWM-7 输出B
5
O
输出X-BAR 输出6
1
1
1
1
31
6
I
eQEP-1 输入B
10
I
SCI-C 接收数据
SPIA_STE
ERRORSTS
I2CB_SCL
GPIO32
11
I/O
O
SPI-A 从器件发送使能(STE)
错误状态输出。该信号需要一个外部下拉电阻。
I2C-B 开漏双向时钟
13
14
I/OD
I/O
I/OD
I/O
I/O
O
0，4，8，12
通用输入/输出32
I2C-A 开漏双向数据
eQEP-1 索引
I2CA_SDA
EQEP1_INDEX
SPIA_CLK
EPWM4_B
SCIC_TX
1
2
3
SPI-A 时钟
40
40
31
32
20
5
ePWM-4 输出B
6
O
SCI-C 发送数据
CANA_TX
ADCSOCBO
GPIO33
10
O
CAN-A 发送
13
O
外部ADC 的ADC 转换启动B
通用输入/输出33
I2C-A 开漏双向时钟
输出X-BAR 输出4
SCI-C 接收数据
0，4，8，12
I/O
I/OD
O
I2CA_SCL
OUTPUTXBAR4
SCIC_RX
1
5
32
32
24
25
6
I
CANA_RX
ADCSOCAO
GPIO35
10
I
CAN-A 接收
13
O
外部ADC 的ADC 转换启动A
通用输入/输出35
SCI-A 接收数据
0，4，8，12
I/O
I
SCIA_RX
1
2
SPIA_SOMI
I2CA_SDA
CANA_RX
SCIC_RX
I/O
I/OD
I
SPI-A 从器件输出，主器件输入(SOMI)
I2C-A 开漏双向数据
CAN-A 接收
3
5
7
I
SCI-C 接收数据
39
39
30
31
19
EQEP1_A
EPWM5_B
9
I
eQEP-1 输入A
11
O
ePWM-5 输出B
JTAG 测试数据输入(TDI) - TDI 是引脚的默认多路复用
器选择。默认情况下，内部上拉电阻处于禁用状态。如
果将该引脚用作JTAG TDI，则应启用内部上拉电阻或
在电路板上添加外部上拉电阻，以避免输入悬空。
TDI
15
I
Copyright © 2023 Texas Instruments Incorporated
22
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
表5-1. 引脚属性(continued)
引脚类
型
64 VPM 64 PM 48 RGZ 48 PT 32 RHB
信号名称
多路复用器位置
说明
GPIO37
0，4，8，12
I/O
O
通用输入/输出37
OUTPUTXBAR2
SPIA_STE
I2CA_SCL
SCIA_TX
1
2
输出X-BAR 输出2
I/O
I/OD
O
SPI-A 从器件发送使能(STE)
I2C-A 开漏双向时钟
SCI-A 发送数据
3
5
CANA_TX
SCIC_TX
6
O
CAN-A 发送
37
37
28
29
17
7
O
SCI-C 发送数据
EQEP1_B
EPWM5_A
9
I
eQEP-1 输入B
11
O
ePWM-5 输出A
JTAG 测试数据输出(TDO) - TDO 是引脚的默认多路复
用器选择。默认情况下，内部上拉电阻处于禁用状态。
当没有JTAG 活动时，TDO 功能将处于三态条件，使
这个引脚悬空；内部上拉电阻应该被启用或者在电路板
上增加一个外部上拉电阻来避免GPIO 输入悬空。
TDO
15
O
GPIO39
0，4，8，12
I/O
O
I/O
I/O
O
O
I
通用输入/输出39
外部ePWM 同步脉冲
eQEP-1 索引
SYNCOUT
EQEP1_INDEX
GPIO40
13
46
53
14
0，4，8，12
通用输入/输出40
ePWM-2 输出B
SCI-B 发送数据
eQEP-1 输入A
通用输入/输出41
ePWM-7 输出A
ePWM-2 输出A
SCI-B 接收数据
eQEP-1 输入B
EPWM2_B
SCIB_TX
EQEP1_A
GPIO41
5
53
55
9
10
0，4，8，12
I/O
O
O
I
EPWM7_A
EPWM2_A
SCIB_RX
EQEP1_B
1
5
55
9
10
I
通用输入/输出224。该引脚还具有模拟功能（此表的
“模拟”部分对这些功能进行了介绍）。
GPIO224
0，4，8，12
I/O
OUTPUTXBAR3
SPIA_SIMO
EPWM1_A
CANA_TX
5
6
O
I/O
O
O
I
输出X-BAR 输出3
SPI-A 从器件输入，主器件输出(SIMO)
ePWM-1 输出A
9
9
6
6
4
9
10
11
14
CAN-A 发送
EQEP1_A
eQEP-1 输入A
SCIC_TX
O
SCI-C 发送数据
通用输入/输出226。该引脚还具有模拟功能（此表的
“模拟”部分对这些功能进行了介绍）。
GPIO226
0，4，8，12
I/O
EPWM6_A
5
6
O
I/O
O
ePWM-6 输出A
SPI-A 时钟
SPIA_CLK
7
7
4
4
2
EPWM1_B
9
ePWM-1 输出B
eQEP-1 选通
SCI-C 接收数据
EQEP1_STROBE
SCIC_RX
11
14
I/O
I
通用输入/输出227。该引脚还具有模拟功能（此表的
“模拟”部分对这些功能进行了介绍）。
GPIO227
0，4，8，12
I/O
I2CB_SCL
1
3
5
6
I/OD
O
I2C-B 开漏双向时钟
ePWM-3 输出A
24
24
20
20
13
EPWM3_A
OUTPUTXBAR1
EPWM2_B
O
输出X-BAR 输出1
ePWM-2 输出B
O
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
23
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
表5-1. 引脚属性(continued)
引脚类
型
64 VPM 64 PM 48 RGZ 48 PT 32 RHB
信号名称
多路复用器位置
说明
通用输入/输出228。该引脚还具有模拟功能（此表的
“模拟”部分对这些功能进行了介绍）。
GPIO228
0，4，8，12
I/O
ADCSOCAO
CANA_TX
SPIA_SOMI
EPWM2_B
EQEP1_B
3
5
O
O
I/O
O
I
外部ADC 的ADC 转换启动A
CAN-A 发送
6
25
8
6
25
8
4
21
5
4
21
5
2
13
3
6
SPI-A 从器件输出，主器件输入(SOMI)
ePWM-2 输出B
9
11
eQEP-1 输入B
通用输入/输出230。该引脚还具有模拟功能（此表的
“模拟”部分对这些功能进行了介绍）。
GPIO230
0，4，8，12
I/O
I2CB_SDA
EPWM3_B
CANA_RX
EPWM2_A
I2CA_SDA
1
3
5
6
7
I/OD
O
I2C-B 开漏双向数据
ePWM-3 输出B
CAN-A 接收
I
O
ePWM-2 输出A
I2C-A 开漏双向数据
I/OD
通用输入/输出242。该引脚还具有模拟功能（此表的
“模拟”部分对这些功能进行了介绍）。
GPIO242
0，4，8，12
I/O
OUTPUTXBAR2
SPIA_STE
5
6
O
I/O
O
输出X-BAR 输出2
SPI-A 从器件发送使能(STE)
ePWM-4 输出A
EPWM4_A
9
CANA_RX
10
11
I
CAN-A 接收
EQEP1_INDEX
I/O
eQEP-1 索引
测试、JTAG 和复位
TCK
TMS
36
38
36
38
27
28
16
I
带有内部上拉电阻的JTAG 测试时钟。
带有内部上拉电阻的JTAG 测试模式选择(TMS)。此串
行控制输入在TCK 上升沿上的TAP 控制器中计时。该
器件没有TRSTn 引脚。在电路板上应放置一个外部上
拉电阻（推荐2.2kΩ）以将TMS 引脚连接至VDDIO，
从而在正常运行期间将JTAG 保持在复位状态。
29
30
18
I/O
器件复位（输入）和看门狗复位（输出）。在上电条件
下，此引脚由器件驱动为低电平。外部电路也可能会驱
动此引脚以使器件复位生效。发生看门狗复位时，此引
脚也由MCU 驱动为低电平。在看门狗复位期间，
XRSn 引脚在512 个OSCCLK 周期的看门狗复位持续
时间内被驱动为低电平。XRSn 和VDDIO 之间应放置
一个2.2kΩ至10kΩ的电阻。如果在XRSn 和VSS
之间放置一个电容器进行噪声滤除，则该电容器的容值
应为100nF 或更小。当看门狗复位生效时，这些值允
许看门狗在512 个OSCCLK 周期内正确地将XRSn 引
脚驱动至VOL。该引脚是具有内部上拉电阻的开漏输
出。如果此引脚由外部器件驱动，则应使用开漏器件进
行驱动。
XRSn
3
3
3
3
1
I/OD
电源和接地
4、
44、
59
1.2V 数字逻辑电源引脚。TI 建议在每个VDD 引脚附近
放置一个总电容值约为10µF 的去耦电容器。
4、44、
59
36、
45
VDD
24
35、44
3.3V 模拟电源引脚。在每个引脚上放置一个最小值为
2.2µF 的去耦电容器。在32 RHB 封装上，VREFHI 在
内部连接至VDDA。
VDDA
22
22
18
18
11
23
3.3V 数字I/O 电源引脚。在每个引脚上放置一个最小值
为0.1µF 的去耦电容器。
43、
60
35、
46
VDDIO
43、60
34、45
具有内部下拉电阻的内部稳压器使能。将低电平连接到
VSS 以启用内部VREG。将高电平连接到VDDIO 以使
用外部电源。
VREGENZ
46
I
Copyright © 2023 Texas Instruments Incorporated
24
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
表5-1. 引脚属性(continued)
引脚类
型
64 VPM 64 PM 48 RGZ 48 PT 32 RHB
信号名称
多路复用器位置
说明
5、
22、
37、
44
5、26、
45、58
数字接地。对于QFN 封装，必须将位于封装底部的接
地焊盘焊接到PCB 的接地平面。
26、
45、
58
VSS
PAD
17
PAD
10
VSSA
21
21
17
模拟接地
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
25
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
5.3 信号说明
5.3.1 模拟信号
表5-2. 模拟信号
引脚类
型
64 VPM
64 PM
48 RGZ
48 PT
32 RHB
信号名称
说明
A0
A1
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
15
14
9
15
14
9
11
10
6
11
10
6
7
7
ADC-A 输入0
ADC-A 输入1
ADC-A 输入2
ADC-A 输入3
ADC-A 输入4
ADC-A 输入5
ADC-A 输入6
ADC-A 输入7
ADC-A 输入8
ADC-A 输入9
ADC-A 输入10
ADC-A 输入11
ADC-A 输入12
ADC-A 输入14
ADC-A 输入15
ADC-A 输入16
ADC-A 输入17
ADC-A 输入18
ADC-A 输入19
ADC-A 输入20
A2
4
A3
8
8
5
5
3
A4
23
13
6
23
13
6
19
9
19
9
12
6
A5
A6
4
4
2
A7
19
20
24
25
12
18
11
10
2
19
20
24
25
12
18
11
10
2
15
16
20
21
8
15
16
20
21
8
8
A8
9
A9
13
13
6
A10
A11
A12
14
7
14
7
8
A14
5
A15
7
7
5
A16
2
2
32
A17
27
28
29
30
23
15
14
10
12
18
11
20
13
19
12
18
13
19
11
8
27
28
29
30
23
15
14
10
12
18
11
20
13
19
12
18
13
19
11
8
A18
A19
22
23
19
11
10
7
23
24
19
11
10
7
A20
AIO225
AIO231
AIO232
AIO233
AIO237
AIO238
AIO239
AIO241
AIO244
AIO245
C0
12
7
用于数字输入225 的模拟引脚
用于数字输入231 的模拟引脚
用于数字输入232 的模拟引脚
用于数字输入233 的模拟引脚
用于数字输入237 的模拟引脚
用于数字输入238 的模拟引脚
用于数字输入239 的模拟引脚
用于数字输入241 的模拟引脚
用于数字输入244 的模拟引脚
用于数字输入245 的模拟引脚
ADC-C 输入0
7
5
8
8
6
14
7
14
7
8
5
16
9
16
9
9
6
15
8
15
8
8
6
C1
14
9
14
9
8
ADC-C 输入1
C2
6
ADC-C 输入2
C3
15
7
15
7
8
ADC-C 输入3
C4
5
ADC-C 输入4
C5
5
5
3
ADC-C 输入5
C6
7
7
4
4
2
ADC-C 输入6
C7
10
24
10
24
7
7
5
ADC-C 输入7
C8
20
20
13
ADC-C 输入8
Copyright © 2023 Texas Instruments Incorporated
26
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
表5-2. 模拟信号(continued)
引脚类
型
64 VPM
64 PM
48 RGZ
48 PT
32 RHB
信号名称
说明
C9
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
I
9
9
6
6
4
13
9
ADC-C 输入9
ADC-C 输入10
ADC-C 输入11
ADC-C 输入14
ADC-C 输入15
ADC-C 输入16
ADC-C 输入17
ADC-C 输入18
ADC-C 输入19
ADC-C 输入20
C10
25
20
23
15
2
25
20
23
15
2
21
16
19
11
2
21
16
19
11
2
C11
C14
12
7
C15
C16
32
C17
27
28
29
30
15
10
12
9
27
28
29
30
15
10
12
9
C18
C19
22
23
11
7
23
24
11
7
C20
CMP1_DACL
CMP1_HN0
CMP1_HN1
CMP1_HP0
CMP1_HP1
CMP1_HP2
CMP1_HP3
CMP1_HP4
CMP1_LN0
CMP1_LN1
CMP1_LP0
CMP1_LP1
CMP1_LP2
CMP1_LP3
CMP1_LP4
CMP2_HN0
CMP2_HN1
CMP2_HP0
CMP2_HP1
CMP2_HP2
CMP2_HP3
CMP2_HP4
CMP2_LN0
CMP2_LN1
CMP2_LP0
CMP2_LP1
CMP2_LP2
CMP2_LP3
CMP2_LP4
CMP3_HN0
CMP3_HN1
CMP3_HP0
7
5
CMPSS-1 低电平DAC 输出
CMPSS-1 高电平比较器负输入0
CMPSS-1 高电平比较器负输入1
CMPSS-1 高电平比较器正输入0
CMPSS-1 高电平比较器正输入1
CMPSS-1 高电平比较器正输入2
CMPSS-1 高电平比较器正输入3
CMPSS-1 高电平比较器正输入4
CMPSS-1 低电平比较器负输入0
CMPSS-1 低电平比较器负输入1
CMPSS-1 低电平比较器正输入0
CMPSS-1 低电平比较器正输入1
CMPSS-1 低电平比较器正输入2
CMPSS-1 低电平比较器正输入3
CMPSS-1 低电平比较器正输入4
CMPSS-2 高电平比较器负输入0
CMPSS-2 高电平比较器负输入1
CMPSS-2 高电平比较器正输入0
CMPSS-2 高电平比较器正输入1
CMPSS-2 高电平比较器正输入2
CMPSS-2 高电平比较器正输入3
CMPSS-2 高电平比较器正输入4
CMPSS-2 低电平比较器负输入0
CMPSS-2 低电平比较器负输入1
CMPSS-2 低电平比较器正输入0
CMPSS-2 低电平比较器正输入1
CMPSS-2 低电平比较器正输入2
CMPSS-2 低电平比较器正输入3
CMPSS-2 低电平比较器正输入4
CMPSS-3 高电平比较器负输入0
CMPSS-3 高电平比较器负输入1
CMPSS-3 高电平比较器正输入0
8
8
6
6
6
4
12
6
12
6
8
8
6
4
4
2
10
14
10
12
9
10
14
10
12
9
7
7
5
10
7
10
7
7
5
8
8
6
6
6
4
12
6
12
6
8
8
6
4
4
2
10
14
25
18
23
18
24
25
20
25
18
23
18
24
25
20
8
10
14
25
18
23
18
24
25
20
25
18
23
18
24
25
20
8
7
7
5
10
21
14
19
14
20
21
16
21
14
19
14
20
21
16
5
10
21
14
19
14
20
21
16
21
14
19
14
20
21
16
5
7
13
8
12
8
13
13
9
13
8
12
8
13
13
9
3
13
7
13
7
9
9
6
4
4
2
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
27
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
32 RHB
表5-2. 模拟信号(continued)
引脚类
型
64 VPM
64 PM
48 RGZ
48 PT
信号名称
说明
CMP3_HP1
CMP3_HP2
CMP3_HP3
CMP3_HP4
CMP3_LN0
CMP3_LN1
CMP3_LP0
CMP3_LP1
CMP3_LP2
CMP3_LP3
CMP3_LP4
CMP4_HN0
CMP4_HN1
CMP4_HP0
CMP4_HP1
CMP4_HP2
CMP4_HP3
CMP4_HP4
CMP4_LN0
CMP4_LN1
CMP4_LP0
CMP4_LP1
CMP4_LP2
CMP4_LP3
CMP4_LP4
GPIO12
I
13
15
8
13
15
8
9
9
6
7
CMPSS-3 高电平比较器正输入1
CMPSS-3 高电平比较器正输入2
CMPSS-3 高电平比较器正输入3
CMPSS-3 高电平比较器正输入4
CMPSS-3 低电平比较器负输入0
CMPSS-3 低电平比较器负输入1
CMPSS-3 低电平比较器正输入0
CMPSS-3 低电平比较器正输入1
CMPSS-3 低电平比较器正输入2
CMPSS-3 低电平比较器正输入3
CMPSS-3 低电平比较器正输入4
CMPSS-4 高电平比较器负输入0
CMPSS-4 高电平比较器负输入1
CMPSS-4 高电平比较器正输入0
CMPSS-4 高电平比较器正输入1
CMPSS-4 高电平比较器正输入2
CMPSS-4 高电平比较器正输入3
CMPSS-4 高电平比较器正输入4
CMPSS-4 低电平比较器负输入0
CMPSS-4 低电平比较器负输入1
CMPSS-4 低电平比较器正输入0
CMPSS-4 低电平比较器正输入1
CMPSS-4 低电平比较器正输入2
CMPSS-4 低电平比较器正输入3
CMPSS-4 低电平比较器正输入4
通用输入/输出12
I
11
5
11
5
I
3
I
11
8
11
8
7
7
5
I
5
5
3
I
13
7
13
7
9
9
6
I
4
4
2
I
13
15
8
13
15
8
9
9
6
I
11
5
11
5
7
I
3
I
11
23
19
24
19
18
23
20
23
19
24
19
18
23
20
30
29
27
28
2
11
23
19
24
19
18
23
20
23
19
24
19
18
23
20
30
29
27
28
2
7
7
5
I
19
15
20
15
14
19
16
19
15
20
15
14
19
16
23
22
19
15
20
15
14
19
16
19
15
20
15
14
19
16
24
23
12
8
I
I
I
13
8
I
8
I
12
9
I
I
12
8
I
I
13
8
I
I
8
I
12
9
I
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
GPIO13
通用输入/输出13
GPIO20
通用输入/输出20
GPIO21
通用输入/输出21
GPIO28
2
6
2
6
32
4
通用输入/输出28
GPIO224
9
9
通用输入/输出224
GPIO226
7
7
4
4
2
通用输入/输出226
GPIO227
24
6
24
6
20
4
20
4
13
2
通用输入/输出227
GPIO228
通用输入/输出228
GPIO230
25
8
25
8
21
5
21
5
13
3
通用输入/输出230
GPIO242
通用输入/输出242
ADC- 高基准电压。在外部基准模式下，
从外部驱动这个引脚上的高基准电压。在
内部基准模式下，电压由器件驱动到该引
脚。在任一模式下，在此引脚上放置至少
一个2.2µF 电容器。此电容器应放置在
VREFHI 和VREFLO 引脚之间尽可能靠
近器件的位置。在32 RHB 封装上，
VREFHI 在内部连接至VDDA。
VREFHI
I
16
16
12
12
Copyright © 2023 Texas Instruments Incorporated
28
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
表5-2. 模拟信号(continued)
引脚类
型
64 VPM
17
64 PM
48 RGZ
48 PT
32 RHB
信号名称
说明
VREFLO
I
17
13
13
ADC- 低基准电压
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
29
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
5.3.2 数字信号
表5-3. 数字信号
通用输入/输出
(GPIO)
引脚类
型
64 VPM
64 PM
48 RGZ
48 PT
32 RHB
信号名称
说明
ADCSOCAO
ADCSOCBO
O
O
2
外部ADC 的ADC 转换启动A
外部ADC 的ADC 转换启动B
8、33、228
10、32
6、32、47
40、63
6、32、47
40、63
4、24、36
4、25
31
32
20
8、25、28、
30、31、32、
39、41、49、
52、61
8、25、28、
30、31、32、
39、41、49、
52、61
5、21、23、 5、21、24、
3、13、
14、19、
21、26、
28、30
0、3、5、11、
12、18、21、
33、35、230、
242
24、30、
32、38、
41、46
25、31、
33、39、
42、47
CANA_RX
CANA_TX
I
CAN-A 接收
CAN-A 发送
4、6、22、 4、6、23、
2、4、7、13、 6、9、27、29、 6、9、27、29、
2、4、
17、20、
22、25、
29
28、31、
33、37、
39、43
29、32、
34、38、
40、43
17、19、20、
32、37、224、
228
34、37、40、
42、48、50、
57
34、37、40、
42、48、50、
57
O
EPWM1_A
EPWM1_B
O
O
ePWM-1 输出A
ePWM-1 输出B
0、4、224
1、5、226
9、48、52
7、51、61
9、48、52
7、51、61
6、37、41
4、40、46
6、38、42 4、25、28
4、41、47 2、27、30
25、50、55、
57、64
25、50、55、
57、64
21、39、
43、48
21、40、
13、29
2、6、7、41、
EPWM2_A
EPWM2_B
EPWM3_A
EPWM3_B
EPWM4_A
EPWM4_B
O
O
O
O
O
O
ePWM-2 输出A
ePWM-2 输出B
ePWM-3 输出A
ePWM-3 输出B
ePWM-4 输出A
ePWM-4 输出B
230
43、48
3、7、40、
227、228
6、24、49、
53、57
6、24、49、
53、57
2、13、
26、29
4、20、38、 4、20、39、
43
43
13、25、
28
0、4、227
1、5、230
24、48、52
25、51、61
24、48、52
25、51、61
20、37、41 20、38、42
13、27、
30
21、40、46 21、41、47
5、26、39、 5、27、40、
8、35、50、
56、64
8、35、50、
56、64
2、6、22、24、
3、15
242
48
48
31、38、
42、43
40、49、54、
40、49、54、
20、26、
29
3、7、23、32
32、39、43
57
57
EPWM5_A
EPWM5_B
O
O
17
19
ePWM-5 输出A
ePWM-5 输出B
8、16、37
9、17、35
33、37、47
34、39、62
33、37、47
34、39、62
25、28、36
30、47
26、29
31
10、17、18、
EPWM6_A
O
ePWM-6 输出A
7、34、41、63 7、34、41、63
4、32
4、33
2、21
226
EPWM6_B
EPWM7_A
EPWM7_B
O
O
O
33
34
ePWM-6 输出B
ePWM-7 输出A
ePWM-7 输出B
11、19
12、28、41
13、29
31、42
2、30、55
1、29
31、42
2、30、55
1、29
14、22
32
2、23
1、22
2、24
1、23
31
6、10、20、
28、35、40、
224
2、9、27、39、 2、9、27、39、
53、63、64 53、63、64
2、6、30、 2、6、31、
48 48
EQEP1_A
EQEP1_B
I
I
eQEP-1 输入A
eQEP-1 输入B
eQEP-1 索引
4、19、32
7、11、21、
29、37、41、
228
2、14、
17、29、
31
1、6、28、31、 1、6、28、31、
1、4、28、 1、4、29、
43
43
37、55、57
37、55、57
8、29、34、
40、46、52、
54、62
0、9、13、17、
23、32、39、
242
8、29、34、
40、52、54、
62
5、22、31、
41、42、47
5、23、32、
EQEP1_INDEX
I/O
3、20、28
2、27
42
1、8、12、16、
22、226
7、30、33、
47、51、56
7、30、33、
47、51、56
4、23、25、
36、40
4、24、26、
EQEP1_STROBE
ERRORSTS
I/O
O
eQEP-1 选通
41
15、31、
32
24、28、29
1、2、35
1、2、35
1、2、26
1、2、27
错误状态输出。该信号需要一个外部下拉电阻。
ExtR
GPIO0
GPIO1
GPIO2
GPIO3
GPIO4
GPIO5
GPIO6
GPIO7
GPIO8
GPIO9
GPIO10
GPIO11
I
19
0
42
52
51
50
49
48
61
64
57
47
62
63
31
42
52
51
50
49
48
61
64
57
47
62
63
31
33
41
40
39
38
37
46
48
43
36
47
34
42
41
40
39
38
47
48
43
22
28
27
用于内部振荡器的外部电阻。这可用于提高时钟精度。
通用输入/输出0
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
1
通用输入/输出1
2
通用输入/输出2
3
26
25
30
通用输入/输出3
4
通用输入/输出4
5
通用输入/输出5
6
通用输入/输出6
7
29
通用输入/输出7
8
通用输入/输出8
9
通用输入/输出9
10
11
通用输入/输出10
14
通用输入/输出11
Copyright © 2023 Texas Instruments Incorporated
30
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
表5-3. 数字信号(continued)
通用输入/输出
(GPIO)
引脚类
型
64 VPM
64 PM
48 RGZ
48 PT
32 RHB
信号名称
说明
GPIO12
GPIO13
GPIO16
GPIO17
GPIO18
GPIO19
GPIO20
GPIO21
GPIO22
GPIO23
GPIO24
GPIO28
GPIO29
GPIO32
GPIO33
GPIO35
GPIO37
GPIO39
GPIO40
GPIO41
GPIO224
GPIO226
GPIO227
GPIO228
GPIO230
GPIO242
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
12
13
30
29
33
34
41
42
27
28
56
54
35
2
30
29
33
34
41
42
27
28
56
54
35
2
23
22
25
24
23
26
通用输入/输出12
通用输入/输出13
通用输入/输出16
通用输入/输出17
通用输入/输出18
通用输入/输出19
通用输入/输出20
通用输入/输出21
通用输入/输出22
通用输入/输出23
通用输入/输出24
通用输入/输出28
通用输入/输出29
通用输入/输出32
通用输入/输出33
通用输入/输出35
通用输入/输出37
通用输入/输出39
通用输入/输出40
通用输入/输出41
通用输入/输出224
通用输入/输出226
通用输入/输出227
通用输入/输出228
通用输入/输出230
通用输入/输出242
16
17
18
32
33
33
34
21
22
19
20
21
22
23
42
26
2
24
27
2
15
32
31
20
28
29
1
1
1
1
32
40
32
39
37
40
32
39
37
46
53
55
9
31
24
30
28
32
25
31
29
33
35
19
17
37
39
40
53
55
9
41
224
226
227
228
230
242
6
4
6
4
4
2
7
7
24
6
24
6
20
4
20
4
13
2
25
8
25
8
21
5
21
5
13
3
24、28、
32、36、
37、40
27、32、37、
41、47、48、
51
27、32、37、
41、47、48、
51
1、4、8、18、
20、33、37
25、29、
33、38、41
17、21、
25、27
I2CA_SCL
I/OD
I2C-A 开漏双向时钟
25、28、39、
40、42、52、
61、63
25、28、39、
40、42、52、
61、63
21、30、
31、33、
41、46
21、31、
32、34、
42、47
13、19、
20、22、
28、30
0、5、10、19、
21、32、35、
230
I2CA_SDA
I2CB_SCL
I/OD
I/OD
I2C-A 开漏双向数据
I2C-B 开漏双向时钟
1、20、38、
13、26、
31
3、9、29、227 1、24、49、62 1、24、49、62
1、20、39
2、21、40
47
I2CB_SDA
I/OD
O
I2C-B 开漏双向数据
输出X-BAR 输出1
输出X-BAR 输出2
输出X-BAR 输出3
输出X-BAR 输出4
输出X-BAR 输出5
输出X-BAR 输出6
输出X-BAR 输出7
输出X-BAR 输出8
2、28、230
2、24、227
3、37、242
4、5、224
6、33
2、25、50
24、35、50
8、37、49
9、48、61
32、64
2、25、50
24、35、50
8、37、49
9、48、61
32、64
2、21、39
13、32
13、15
OUTPUTXBAR1
OUTPUTXBAR2
OUTPUTXBAR3
OUTPUTXBAR4
OUTPUTXBAR5
OUTPUTXBAR6
OUTPUTXBAR7
OUTPUTXBAR8
20、26、39 20、27、40
O
5、28、38
6、37、46
24、48
5、29、39 3、17、26
6、38、47 4、25、30
25、48
O
O
O
7、28
2、57
2、57
2、43
2、43
1
29、32
31
O
9、29
1、62
1、62
1、47
O
0、11、16
17
31、33、52
34
31、33、52
34
25、41
26、42
14、28
O
2、34、39、
49、52、61、
62
2、34、39、
49、52、61、
62
19、26、
28、30、
32
0、3、5、9、
17、28、35
2、30、38、 2、31、39、
41、46、47 42、47
SCIA_RX
SCIA_TX
I
SCI-A 接收数据
SCI-A 发送数据
1、33、35、
37、47、50、
51、57
1、33、35、
37、47、50、
51、57
1、25、26、 1、26、27、
1、2、7、8、
16、24、29、
37
15、17、
27、29、
31
O
28、36、
39、40、43
29、40、
41、43
11、13、19、
23、41
29、31、42、
54、55
29、31、42、
54、55
SCIB_RX
SCIB_TX
SCIC_RX
I
O
I
SCI-B 接收数据
SCI-B 发送数据
SCI-C 接收数据
22、33、42
23、32、47
23、34
24、33
14、22
21
9、10、12、
18、22、40
30、41、53、
56、62、63
30、41、53、
56、62、63
21、23、29、 1、7、28、32、 1、7、28、32、 1、4、24、
33、35、226 39、54 39、54 30、42
1、4、25、
2、19、31
31
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
31
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
表5-3. 数字信号(continued)
通用输入/输出
(GPIO)
引脚类
型
64 VPM
64 PM
48 RGZ
48 PT
32 RHB
信号名称
说明
20、22、28、 2、9、27、37、 2、9、27、37、
32、37、224 40、56 40、56
4、17、
20、32
2、6、28、 2、6、29、
SCIC_TX
O
SCI-C 发送数据
SPI-A 时钟
31
32
2、4、23、
31、32、
38、47
2、20、
21、26、
32
3、9、12、18、 2、7、30、40、 2、7、30、40、
2、4、24、
32、33、39
SPIA_CLK
SPIA_SIMO
SPIA_SOMI
I/O
28、32、226
41、49、62
41、49、62
9、27、31、
33、35、47、
50、57
9、27、31、
33、35、47、
50、57
2、7、8、11、
16、20、24、
224
6、25、26、 6、26、27、
36、39、43 40、43
4、14、
15、29
I/O
I/O
SPI-A 从器件输入，主器件输出(SIMO)
SPI-A 从器件输出，主器件输入(SOMI)
6、28、29、
34、39、48、
51、63
6、28、29、
34、39、48、
51、63
1、4、10、13、
17、21、35、
228
4、22、30、 4、23、31、
37、40 38、41
2、19、
25、27
3、14、
15、17、
22、28、
30、31
1、5、26、 1、5、27、
0、5、11、19、 1、8、31、35、 1、8、31、35、
SPIA_STE
SYNCOUT
TDI
I/O
O
I
SPI-A 从器件发送使能(STE)
外部ePWM 同步脉冲
28、33、
41、46
29、34、
42、47
24、29、37、
37、42、52、
37、42、52、
242
61
61
64
39
48
30
48
31
6、39
46、64
JTAG 测试数据输入(TDI) - TDI 是引脚的默认多路复用
器选择。默认情况下，内部上拉电阻处于禁用状态。如
果将该引脚用作JTAG TDI，则应启用内部上拉电阻或
在电路板上添加外部上拉电阻，以避免输入悬空。
35
39
19
17
22
JTAG 测试数据输出(TDO) - TDO 是引脚的默认多路复
用器选择。默认情况下，内部上拉电阻处于禁用状态。
当没有JTAG 活动时，TDO 功能将处于三态条件，使
这个引脚悬空；内部上拉电阻应该被启用或者在电路板
上增加一个外部上拉电阻来避免GPIO 输入悬空。
TDO
X1
O
37
19
37
42
37
42
28
33
29
34
晶体振荡器或单端时钟输入。器件初始化软件必须在启
用晶体振荡器之前配置该引脚。为了使用此振荡器，必
须将一个石英晶体电路连接至X1 和X2。此引脚也可
用于馈入单端3.3V 电平时钟。
I/O
X2
I/O
O
18
41
41
32
33
21
21
晶体振荡器输出。
外部时钟输出。此引脚从器件中输出所选时钟信号的分
频版本。
XCLKOUT
16、18
33、41
33、41
25、32
26、33
Copyright © 2023 Texas Instruments Incorporated
32
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
5.3.3 电源和接地
表5-4. 电源和接地
引脚类
64 VPM
64 PM
48 RGZ
48 PT
32 RHB
信号名称
型
说明
1.2V 数字逻辑电源引脚。TI 建议在每个VDD 引脚附近
放置一个总电容值约为10µF 的去耦电容器。
VDD
VDDA
24
4、44、59
4、44、59
35、44
36、45
3.3V 模拟电源引脚。在每个引脚上放置一个最小值为
2.2µF 的去耦电容器。在32 RHB 封装上，VREFHI 在
内部连接至VDDA。
22
22
18
18
11
23
3.3V 数字I/O 电源引脚。在每个引脚上放置一个最小值
为0.1µF 的去耦电容器。
VDDIO
43、60
43、60
34、45
35、46
具有内部下拉电阻的内部稳压器使能。将低电平连接到
VSS 以启用内部VREG。将高电平连接到VDDIO 以使
用外部电源。
VREGENZ
I
46
数字接地。对于QFN 封装，必须将位于封装底部的接
地焊盘焊接到PCB 的接地平面。
VSS
PAD
17
PAD
10
5、26、45、58
5、26、45、58
22、37、44
VSSA
21
21
17
模拟接地
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
33
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
5.3.4 测试、JTAG 和复位
表5-5. 测试、JTAG 和复位
引脚类
型
64 VPM
64 PM
48 RGZ
48 PT
32 RHB
信号名称
说明
TCK
I
36
36
27
28
16
带有内部上拉电阻的JTAG 测试时钟。
带有内部上拉电阻的JTAG 测试模式选择
(TMS)。此串行控制输入在TCK 上升沿
上的TAP 控制器中计时。该器件没有
TRSTn 引脚。在电路板上应放置一个外
部上拉电阻（推荐2.2kΩ）以将TMS 引
脚连接至VDDIO，从而在正常运行期间
将JTAG 保持在复位状态。
TMS
I/O
38
38
29
30
18
器件复位（输入）和看门狗复位（输
出）。在上电条件下，此引脚由器件驱动
为低电平。外部电路也可能会驱动此引脚
以使器件复位生效。发生看门狗复位时，
此引脚也由MCU 驱动为低电平。在看门
狗复位期间，XRSn 引脚在512 个
OSCCLK 周期的看门狗复位持续时间内
被驱动为低电平。XRSn 和VDDIO 之间
应放置一个2.2kΩ至10kΩ的电阻。如
果在XRSn 和VSS 之间放置一个电容器
进行噪声滤除，则该电容器的容值应为
100nF 或更小。当看门狗复位生效时，这
些值允许看门狗在512 个OSCCLK 周期
内正确地将XRSn 引脚驱动至VOL。该
引脚是具有内部上拉电阻的开漏输出。如
果此引脚由外部器件驱动，则应使用开漏
器件进行驱动。
XRSn
I/OD
3
3
3
3
1
5.4 引脚复用
5.4.1 GPIO 多路复用引脚
节5.4.1.1 列出了GPIO 多路复用引脚。
Copyright © 2023 Texas Instruments Incorporated
34
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
5.4.1.1 GPIO 多路复用引脚
表5-6. GPIO 多路复用引脚
0，4，8，
1
2
3
5
6
7
9
10
11
13
14
15
ALT
12
GPIO0
EPWM1_A
EPWM1_B
EPWM2_A
EPWM2_B
EPWM3_A
EPWM3_B
EPWM4_A
EPWM4_B
EPWM5_A
EPWM5_B
EPWM6_A
EPWM6_B
EPWM7_A
EPWM7_B
SPIA_SIMO
SPIA_SOMI
SPIA_CLK
SPIA_STE
EQEP1_A
CANA_RX
OUTPUTXBAR7
SCIA_RX
I2CA_SDA
I2CA_SCL
SPIA_STE
SPIA_SOMI
SPIA_SIMO
SPIA_CLK
EQEP1_INDEX
EPWM3_A
EPWM3_B
EPWM4_A
EPWM4_B
EPWM1_A
EPWM1_B
EPWM2_A
EPWM2_B
GPIO1
SCIA_TX
EQEP1_STROBE
SCIA_TX
GPIO2
OUTPUTXBAR1
OUTPUTXBAR2
OUTPUTXBAR3
I2CB_SDA
I2CB_SCL
CANA_TX
CANA_RX
SPIA_SOMI
GPIO3
OUTPUTXBAR2
I2CA_SCL
SCIA_RX
GPIO4
CANA_TX
CANA_RX
GPIO5
I2CA_SDA
OUTPUTXBAR3
SYNCOUT
SPIA_STE
SCIA_RX
SCIA_TX
GPIO6
OUTPUTXBAR4
EPWM2_A
EQEP1_A
EQEP1_B
GPIO7
OUTPUTXBAR5
ADCSOCAO
SPIA_SIMO
SPIA_SIMO
SPIA_CLK
SPIA_SOMI
SPIA_STE
CANA_TX
I2CB_SCL
GPIO8
EQEP1_STROBE
EQEP1_INDEX
EQEP1_A
SCIA_TX
SCIA_RX
SCIB_TX
SCIB_RX
SCIB_TX
SCIB_RX
SCIA_TX
SCIA_RX
I2CA_SCL
I2CA_SDA
SPIA_SIMO
SPIA_SOMI
I2CA_SCL
I2CA_SDA
GPIO9
SCIB_TX
OUTPUTXBAR6
ADCSOCBO
GPIO10
GPIO11
GPIO12
GPIO13
GPIO16
GPIO17
GPIO18
GPIO19
GPIO20
GPIO21
GPIO22
GPIO23
GPIO24
GPIO28
GPIO29
GPIO32
GPIO33
GPIO35
GPIO37
GPIO39
GPIO40
GPIO41
GPIO224
GPIO226
GPIO227
GPIO228
CANA_RX
OUTPUTXBAR7
EQEP1_B
SPIA_SIMO
CANA_RX
CANA_TX
EQEP1_STROBE
EQEP1_INDEX
EPWM5_A
SPIA_CLK
SPIA_SOMI
XCLKOUT
CANA_TX
XCLKOUT
OUTPUTXBAR7
OUTPUTXBAR8
CANA_RX
CANA_TX
EQEP1_STROBE
EQEP1_INDEX
EPWM5_B
EPWM6_A
SCIB_TX
SCIB_RX
EPWM6_A
X2
X1
EPWM6_B
CANA_TX
I2CA_SCL
I2CA_SDA
SCIC_TX
SCIC_RX
EQEP1_B
CANA_RX
SCIB_TX
EQEP1_STROBE
EQEP1_INDEX
OUTPUTXBAR1
SCIA_RX
SCIC_TX
SCIC_RX
EPWM4_A
EPWM4_B
SCIB_RX
SPIA_STE
EPWM7_A
EPWM7_B
SPIA_CLK
EPWM4_A
OUTPUTXBAR5
OUTPUTXBAR6
EPWM4_B
SPIA_SIMO
EQEP1_A
EQEP1_B
SCIC_TX
SCIC_RX
SCIA_TX
SPIA_CLK
SPIA_STE
ERRORSTS
ERRORSTS
ERRORSTS
ADCSOCBO
ADCSOCAO
SCIC_TX
SCIC_RX
CANA_TX
CANA_RX
I2CB_SDA
I2CB_SCL
SCIA_TX
I2CA_SDA
I2CA_SCL
EQEP1_INDEX
OUTPUTXBAR4
CANA_RX
SCIA_RX
SPIA_SOMI
SPIA_STE
I2CA_SDA
I2CA_SCL
SCIC_RX
SCIC_TX
EQEP1_A
EQEP1_B
EPWM5_B
EPWM5_A
TDI
OUTPUTXBAR2
SCIA_TX
CANA_TX
TDO
SYNCOUT
EQEP1_INDEX
EPWM2_B
EPWM2_A
SCIB_TX
SCIB_RX
EPWM1_A
EPWM1_B
EQEP1_A
EQEP1_B
CANA_TX
EPWM7_A
I2CB_SCL
OUTPUTXBAR3
EPWM6_A
SPIA_SIMO
SPIA_CLK
EPWM2_B
SPIA_SOMI
EQEP1_A
SCIC_TX
SCIC_RX
EQEP1_STROBE
EPWM3_A
OUTPUTXBAR1
CANA_TX
ADCSOCAO
EPWM2_B
EQEP1_B
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
35
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
表5-6. GPIO 多路复用引脚(continued)
0，4，8，
1
2
3
5
6
7
9
10
11
13
14
15
ALT
12
GPIO230
GPIO242
AIO225
AIO231
AIO232
AIO233
AIO237
AIO238
AIO239
AIO241
AIO244
AIO245
I2CB_SDA
EPWM3_B
CANA_RX
EPWM2_A
SPIA_STE
I2CA_SDA
OUTPUTXBAR2
EPWM4_A
CANA_RX
EQEP1_INDEX
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SPRSP63
36
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
5.4.2 ADC 引脚上的数字输入(AIO)
端口 H 上的 GPIO 与模拟引脚进行多路复用。这也称为 AIO。这些引脚只能在输入模式下工作。默认情况下，这
些引脚将用作模拟引脚，并且 GPIO 处于高阻抗状态。GPHAMSEL 寄存器用于配置这些引脚的数字或模拟操
作。
备注
如果将具有尖锐边缘（高 dv/dt）的数字信号连接到 AIO，则相邻的模拟信号可能会发生串扰。因此，
如果相邻通道用于模拟功能，用户应限制连接到AIO 的信号的边沿速率。
5.4.3 ADC 引脚上的数字输入和输出(AGPIO)
该器件上的某些 GPIO 与模拟引脚进行多路复用。这些也称为 AGPIO。与 AIO 不同，AGPIO 具有完整的输入和
输出能力。
默认情况下，AGPIO 未连接，必须进行配置。表5-7 显示了如何配置AGPIO。
表5-7. AGPIO 配置
引脚连接到：
AGPIOCTRLA.GPIOy
GPAxMSEL.GPIOy
（默认值= 0）
（默认值= 1）
ADC
GPIOy
0
0
1
1
0
1
0
1
-
(1)
是
(1)
-
-
-
是
-
是
(1) 默认情况下，没有信号连接到AGPIO 引脚。必须选择表中的其他行之一来实现引脚功能。
备注
如果将具有尖锐边缘（高 dv/dt）的数字信号连接到 AGPIO，则相邻的模拟信号可能会发生串扰。因
此，如果相邻通道用于模拟功能，用户应限制连接到AGPIO 的信号的边沿速率。
5.4.4 GPIO 输入X-BAR
输入 X-BAR 用于将信号从 GPIO 路由到许多不同的 IP 块，例如 ADC、eCAP、ePWM 和外部中断（请参阅图
5-6）。表5-8 列出了输入X-BAR 目标。有关配置输入X-BAR 的详细信息，请参阅TMS320F280013x 实时微控
制器技术参考手册的“交叉开关(X-BAR)”一章。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
37
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
图5-6. 输入X-BAR
表5-8. 输入X-BAR 目标
1
2
3
4
5
6
7
8
9
10
是
是
11
是
是
12
是
是
13
是
是
14
是
是
15
16
输入
ECAP
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
EPWM X-BAR
输出X-BAR
CPU XINT
是
XINT1 XINT2
XINT3
XINT4 XINT5
TZ1、 TZ2、 TZ3、
TRIP1 TRIP2 TRIP3
TRIP6
EPWM 跳闸
ADCEX
TSOC
ADC 转换启动
EXTSY EXTSY
NCIN1 NCIN2
EPWM/ECAP 同
步
CLK CLK
DCCx
EPG
CLK1 CLK0
1
1
EPG1 EPG1 EPG1 EPG1
IN1 IN2 IN3 IN4
Copyright © 2023 Texas Instruments Incorporated
38
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
5.4.5 GPIO 输出X-BAR 和ePWM X-BAR
输出 X-BAR 有 8 个输出可以在 GPIO 多路复用器上选择作为 OUTPUTXBARx。ePWM X-BAR 有 8 个输出与
ePWM 的TRIPx 输入相连。输出X-BAR 和ePWM X-BAR 的源如图5-7 所示。
CTRIPOUTH
CTRIPOUTL
(Output X-BAR only)
CMPSSx
CTRIPH
CTRIPL
(ePWM X-BAR only)
ePWM and eCAP
EXTSYNCOUT
Sync Chain
TRIP4
TRIP5
ADCSOCA0
Select Circuit
ADCSOCA0
All
ePWM
Modules
TRIP7
TRIP8
TRIP9
TRIP10
TRIP11
TRIP12
EPWM
X-BAR
ADCSOCB0
Select Circuit
ADCSOCB0
ECAPxOUT
eCAPx
ADCx
eQEPx
EVT1
EVT2
EVT3
EVT4
OUTPUTXBAR1
OUTPUTXBAR2
OUTPUTXBAR3
OUTPUTXBAR4
OUTPUTXBAR5
OUTPUTXBAR6
OUTPUTXBAR7
OUTPUTXBAR8
Output
X-BAR
GPIO
Mux
INPUT1-6
INPUT7-14
(ePWM X-BAR only)
Input X-BAR
EPGx
EPGOUT
X-BAR Flags
(shared)
图5-7. 输出X-BAR 和ePWM X-BAR 源
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
39
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
5.5 GPIO 和ADC 分配
表5-9. GPIO 和ADC 分配
具有VREGENZ 的64 PM
64 PM
48 PT
48 RGZ
32 RHB
特性
(F2800135V)
GPIO
22
GPIO
23
11
13
8
16
8
10
5
AGPIO
11
JTAG 和振荡器GPIO
总GPIO
4（TDI、TDO、X1、X2）
37
10
47
38
10
48
25
9
28
9
19
6
AIO
34
37
25
总GPIO 和AIO
ADC
10
11
21
10
11
21
9
8
9
8
6
5
ADC 通道
AGPIO
17
17
11
总ADC 通道数（单端）
5.6 带有内部上拉和下拉的引脚
器件上的某些引脚具有内部上拉或下拉。表 5-10 列出了拉动方向及其活动时间。默认情况下，GPIO 引脚的上拉
被禁用，可以通过软件启用。为了避免任何悬空的未键合输入，引导 ROM 将在特定封装中对未键合的 GPIO 引
脚启用内部上拉。表5-10 中提到的带有上拉和下拉的其他引脚始终处于打开状态且无法被禁用。
表5-10. 带有内部上拉和下拉的引脚
复位
(XRSn = 0)
引脚
器件引导
应用
禁用上拉(1)
GPIOx
禁用上拉
应用定义
应用定义
应用定义
GPIO35/TDI
GPIO37/TDO
TCK
禁用上拉
禁用上拉
上拉有效
上拉有效
TMS
XRSn
上拉有效
其他引脚（包括AIO）
(1) 给定封装中未绑定的引脚将具有由引导ROM 启用内部上拉。
上拉或下拉未存在
Copyright © 2023 Texas Instruments Incorporated
40
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
5.7 未使用引脚的连接
对于不需要使用器件所有功能的应用，表 5-11 列出了对任何未使用引脚的可接受条件。当表 5-11 中列出了多个
选项时，任何选项都可接受。表5-11 中未列的引脚需按照节5 中所述进行连接。
表5-11. 未使用引脚的连接
信号名称
可接受的做法
模拟
VREFHI
VREFLO
连接至VDDA（仅在应用中未使用ADC 时适用）
绑定到VSSA
• 无连接
• 绑定到VSSA
• 通过电阻器连接到VSSA
模拟输入引脚
• 无连接
模拟输入引脚（与GPIO 共用）
• 通过电阻器连接到VSSA
数字
• 无连接（启用内部上拉的输入模式）
• 无连接（禁用内部上拉的输出模式）
GPIOx
• 上拉或下拉电阻器（任意值电阻器，输入模式，禁用内部上拉）
选择TDI 多路复用器选项（默认）时，GPIO 处于输入模式。
• 启用内部上拉电阻
GPIO35/TDI
• 外部上拉电阻
当TDO 复用选项被选中时（默认），GPIO 只在JTAG 活动期间处于输出模式；否则，它处于三态条
件。必须对该引脚进行偏置，以避免在输入缓冲器上产生额外电流。
GPIO37/TDO
• 启用内部上拉电阻
• 外部上拉电阻
• 无连接
TCK
TMS
• 上拉电阻器
上拉电阻器
关闭XTAL 和：
• 输入模式，启用内部上拉电阻
• 输入模式，使用外部上拉或下拉电阻
• 输出模式，禁用内部上拉电阻
GPIO19/X1
GPIO18/X2
关闭XTAL 和：
• 输入模式，启用内部上拉电阻
• 输入模式，使用外部上拉或下拉电阻
• 输出模式，禁用内部上拉电阻
电源和接地
VDD
所有VDD 引脚必须按照节5.3 所述进行连接。不应使用引脚来偏置任何外部电路。
如果未使用专用模拟电源，则连接到VDDIO。
所有VDDIO 引脚必须按照节5.3 所述进行连接。
所有VSS 引脚必须连接到电路板接地。
VDDA
VDDIO
VSS
VSSA
如果未使用模拟接地，则连接到VSS。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
41
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6 规格
6.1 绝对最大额定值
在推荐的运行条件下（除非另有说明）(1) (2)
最小值
最大值
单位
-0.3
1.5
4.6
4.6
4.6
4.6
VDD 以VSS 为基准
-0.3
-0.3
-0.3
-0.3
V
VDDIO 以VSS 为基准
VDDA 以VSSA 为基准
VIN (3.3V)
电源电压
V
V
输入电压
输出电压
VO
数字/模拟输入（每引脚），IIK（VIN < VSS/VSSA 或VIN > VDDIO/
VDDA）(4)
-20
-20
20
20
mA
输入钳位电流
所有输入的总计，IIKTOTAL
（VIN < VSS/VSSA 或VIN > VDDIO/VDDA）
-20
-40
20
155
150
mA
°C
数字输出（每引脚），IOUT
输出电流
工作结温
贮存温度(3)
TJ
Tstg
°C
–65
(1) 超出绝对最大额定值运行可能会对器件造成损坏。绝对最大额定值并不表示器件在这些条件下或在建议运行条件以外的任何其他条件下
能够正常运行。如果超出建议工作条件但在绝对最大额定值范围内使用，器件可能不会完全正常运行，这可能影响器件的可靠性、功能
和性能，并缩短器件寿命。
(2) 除非另有说明，否则所有电压值均以VSS 为基准。
(3) 长期高温贮存或在最大温度条件下超期使用可能会导致器件总体使用寿命缩短。有关更多信息，请参阅“半导体和IC 封装热指标”应用
报告。
(4) 每个引脚的连续钳位电流为±2mA。请勿在此条件下连续工作，因为VDDIO/VDDA 电压可能会在内部上升并影响其他电气规格。
6.2 ESD 等级
值
单位
采用64 引脚PM 封装的F2800137、F2800135、F2800135V、F2800133
人体放电模型(HBM)，符合ANSI/ESDA/JEDEC JS-001 标准(1)
±2000
±500
±750
充电器件模型(CDM)，符合
所有引脚
V(ESD）
V
静电放电(ESD)
ANSI/ESDA/JEDEC JS-002 标准
64 引脚PM 上的转角引脚：
1、16、17、32、33、48、49、
64
(2)
采用48 引脚PT 封装的F2800137、F2800135、F2800133、F2800132
人体放电模型(HBM)，符合ANSI/ESDA/JEDEC JS-001 标准(1)
±2000
±500
±750
充电器件模型(CDM)，符合
所有引脚
V(ESD）
V
V
静电放电(ESD)
ANSI/ESDA/JEDEC JS-002 标准
48 引脚PT 上的转角引脚：
1、12、13、24、25、36、37、
48
(2)
采用48 引脚RGZ 封装的F2800137、F2800135、F2800133、F2800132
人体放电模型(HBM)，符合ANSI/ESDA/JEDEC JS-001 标准(1)
±2000
±500
±750
充电器件模型(CDM)，符合
所有引脚
V(ESD）
静电放电(ESD)
ANSI/ESDA/JEDEC JS-002 标准
48 引脚RGZ 上的转角引脚：
1、12、13、24、25、36、37、
48
(2)
采用32 引脚RHB 封装的F2800137、F2800135、F2800133、F2800132
Copyright © 2023 Texas Instruments Incorporated
42
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.2 ESD 等级(continued)
值
单位
人体放电模型(HBM)，符合ANSI/ESDA/JEDEC JS-001 标准(1)
±2000
±500
±750
充电器件模型(CDM)，符合
所有引脚
V(ESD）
V
静电放电(ESD)
ANSI/ESDA/JEDEC JS-002 标准
32 引脚RHB 上的转角引脚：
1、8、9、16、17、24、25、32
(2)
(1) JEDEC 文档JEP155 指出：500V HBM 时能够在标准ESD 控制流程下安全生产。
(2) JEDEC 文件JEP157 指出：250V CDM 可实现在标准ESD 控制流程下安全生产。
6.3 建议工作条件
最小值
标称值
最大值
单位
(2)
启用内部BOR(3)
禁用内部BOR
VBOR-VDDIO(MAX) + VBOR-GB
3.3
3.63
3.63
1.32
V
器件电源电压，VDDIO 和VDDA
2.8
3.3
1.2
0
1.14
V
V
V
器件电源电压，VDD
器件接地，VSS
0
模拟接地，VSSA
VDDIO、VDD、VDDA 相对于VSS 的
电源电压斜升速率。(4)
SRSUPPLY
VDDIO + 0.3
VDDA + 0.3
140
V
V
VSS –0.3
VSSA –0.3
-40
数字输入电压
模拟输入电压
VIN
(1)
°C
°C
结温，TJ
-40
125
自然通风温度，TA
(1) 在TJ = 105°C 以上的温度下长时间运行将缩短器件的使用寿命。更多信息，请参阅计算嵌入式处理器的有效使用寿命。
(2) 请参阅电源管理模块(PMM) 部分。
(3) 默认情况下会启用内部BOR。
(4) 请参阅“电源管理模块运行条件”表。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
43
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.4 功耗摘要
本小节中列出的电流值仅代表给定的测试条件下的值，而不是可能的绝对最大值。应用中的实际器件电流将随应
用代码和引脚配置的不同而变化。节6.4.1 列出了系统电流消耗值。
6.4.1 系统电流消耗- 启用VREG - 内部电源
在建议的工作条件下测得（除非另有说明）
典型值：Vnom
参数
测试条件
最小值 典型值 最大值
单位
工作模式
36
44
50
1.6
2
mA
mA
mA
mA
mA
这是典型重负载应用中电流的 30℃
估算值。实际电流会因系统活
动、I/O 电气负载和开关频率
((3))
IDDIO
运行期间的VDDIO 电流消耗
85℃
而异。这包括启用内部Vreg 125℃
时的内核电源电流。
30℃
- CPU 从RAM 运行
85℃
- 闪存加电
- X1/X2 晶振加电
- PLL 被启用，SYSCLK=最
大器件频率
IDDA
运行期间的VDDA 电流消耗
- 模拟模块加电
2.5
mA
125℃
- 输出在没有直流负载的情况
下是静态
- 输入是静态高电平或低电平
空闲模式
17
mA
mA
mA
mA
mA
- CPU 处于空闲模式
- 闪存断电
- PLL 被启用，SYSCLK=最
大器件频率，CPUCLK 被选
通
30℃
85℃
125℃
30℃
85℃
器件处于空闲模式时的VDDIO 电
流消耗
IDDIO
21
27
0.01
0.1
- X1/X2 晶振被加电
- 模拟模块被断电
器件处于空闲模式时的VDDA 电
流消耗
IDDA
- 输出在没有直流负载的情况
下是静态
0.1
mA
125℃
- 输入为静态高电平或低电平
待机模式（PLL 启用）
器件处于待机模式时的VDDIO 电
流消耗
7
mA
mA
mA
mA
mA
- CPU 处于待机模式
- 闪存断电
- PLL 被启用，SYSCLK 和
CPUCLK 会选通
- X1/X2 晶振断电
- 模拟模块断电
- 输出在没有直流负载的情况
下是静态
- 输入为静态高电平或低电平
30℃
85℃
125℃
30℃
85℃
IDDIO
11
17
0.01
0.1
器件处于待机模式时的VDDA 电
流消耗
IDDA
0.1
mA
125℃
Copyright © 2023 Texas Instruments Incorporated
44
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.4.1 系统电流消耗- 启用VREG - 内部电源(continued)
在建议的工作条件下测得（除非另有说明）
典型值：Vnom
参数
测试条件
最小值 典型值 最大值
单位
待机模式（PLL 禁用）
5.8
mA
mA
mA
mA
mA
- CPU 处于待机模式
- 闪存断电
- PLL 被禁用，SYSCLK 和
CPUCLK 会选通
- X1/X2 晶振断电
- 模拟模块断电
- 输出在没有直流负载的情况
下是静态
- 输入为静态高电平或低电平
30℃
85℃
125℃
30℃
85℃
器件处于待机模式时的VDDIO 电
流消耗
IDDIO
9
15.5
0.01
0.1
器件处于待机模式时的VDDA 电
流消耗
IDDA
0.1
mA
125℃
停机模式
5
mA
mA
mA
mA
mA
- CPU 处于停机模式
- 闪存被断电
- PLL 被禁用，SYSCLK 和
CPUCLK 被选通
- X1/X2 晶振被断电
- 模拟模块被断电
- 输出在没有直流负载的情况
下是静态
30℃
85℃
125℃
30℃
85℃
器件处于停机模式时的VDDIO 电
流消耗
IDDIO
8.2
15
0.01
0.1
器件处于停机模式时的VDDA 电
流消耗
IDDA
0.1
mA
125℃
- 输入为静态高电平或低电平
闪存擦除/编程
擦除/编程周期期间的VDDIO 电流 - CPU 从RAM 运行
IDDIO
45
65
mA
消耗(1)
- 闪存进行连续编程/擦除操作
- PLL 被启用，SYSCLK 为
120MHz。
- 外设时钟被关闭。
- X1/X2 晶体上电
- 模拟器件断电
-输出在没有直流负载的情况
下是静态
擦除/编程周期期间的VDDA 电流
消耗
IDDA
0.1
2.5
mA
- 输入为静态高电平或低电平
复位模式
7
10.7
17
mA
mA
mA
mA
mA
mA
30℃
85℃
125℃
30℃
85℃
125℃
复位激活时的VDDIO 电流消耗(2)
IDDIO
器件正在复位
0.01
0.01
0.01
复位处于活动状态时的VDDA 电
流消耗(2)
IDDA
(1) 闪存编程期间的欠压事件可能会损坏闪存数据并永久锁定器件。使用备用电源（例如USB 编程器）的编程环境必须能够为器件和其他系
统组件提供额定电流，并留有足够的裕度以避免电源欠压情况。
(2) 这是复位激活（即XRSn 为低电平）时的电流消耗。
(3) “内部电源”表中的IDDIO 电流消耗值低于“外部电源”表中的IDDIO + IDD 电流消耗值。这是因为“内部电源”表的“最大值”列将内
核稳压至VDD NOM，而“外部电源”表的“最大值”列将内核稳压至VDD MAX（来自建议工作条件表）。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
45
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.4.2 系统电流消耗- 禁用VREG - 外部电源
在建议的工作条件下测得（除非另有说明）
典型值：Vnom
参数
测试条件
最小值 典型值 最大值
单位
工作模式
35
mA
mA
mA
mA
mA
mA
mA
mA
这是典型重负载应用中电流的 30℃
估算值。实际电流会因系统活
动、I/O 电气负载和开关频率
IDD
42
运行期间的VDD 电流消耗
运行期间的VDDIO 电流消耗
85℃
49.5
而异。这包括启用内部Vreg 125℃
时的内核电源电流。
5.8
5.8
5.8
1.6
30℃
- CPU 从RAM 运行
IDDIO
85℃
125℃
30℃
85℃
- 闪存加电
- X1/X2 晶振加电
- PLL 被启用，SYSCLK=最
大器件频率
- 模拟模块加电
- 输出在没有直流负载的情况
下是静态
2
IDDA
运行期间的VDDA 电流消耗
2.5
mA
125℃
- 输入是静态高电平或低电平
空闲模式
14
mA
mA
mA
mA
mA
mA
mA
mA
mA
30℃
85℃
125℃
器件处于空闲模式时的VDD 电流
消耗
- CPU 处于空闲模式
- 闪存断电
- PLL 被启用，SYSCLK=最
IDD
19
26
3.9
3.9
大器件频率，CPUCLK 被选 30℃
通
器件处于空闲模式时的VDDIO 电
流消耗
IDDIO
85℃
- X1/X2 晶振被加电
- 模拟模块被断电
- 输出在没有直流负载的情况
下是静态
- 输入为静态高电平或低电平
3.9
125℃
30℃
0.01
器件处于空闲模式时的VDDA 电
流消耗
IDDA
0.1
0.1
85℃
125℃
待机模式（PLL 启用）
3.6
mA
mA
mA
mA
mA
mA
mA
mA
mA
30℃
85℃
125℃
30℃
85℃
125℃
30℃
85℃
125℃
器件处于待机模式时的VDD 电流
消耗
IDD
7.6
17
- CPU 处于待机模式
- 闪存断电
- PLL 被启用，SYSCLK 和
CPUCLK 会选通
- X1/X2 晶振断电
3.9
3.9
器件处于待机模式时的VDDIO 电
流消耗
IDDIO
- 模拟模块断电
3.9
- 输出在没有直流负载的情况
下是静态
- 输入为静态高电平或低电平
0.01
器件处于待机模式时的VDDA 电
流消耗
IDDA
0.1
0.1
Copyright © 2023 Texas Instruments Incorporated
46
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.4.2 系统电流消耗- 禁用VREG - 外部电源(continued)
在建议的工作条件下测得（除非另有说明）
典型值：Vnom
参数
测试条件
最小值 典型值 最大值
单位
待机模式（PLL 禁用）
2.6
mA
mA
mA
mA
mA
mA
mA
mA
mA
30℃
85℃
125℃
30℃
85℃
125℃
30℃
85℃
125℃
器件处于待机模式时的VDD 电流
消耗
IDD
6.6
- CPU 处于待机模式
- 闪存断电
13.5
3.1
- PLL 被禁用，SYSCLK 和
CPUCLK 会选通
- X1/X2 晶振断电
器件处于待机模式时的VDDIO 电
流消耗
IDDIO
3.1
- 模拟模块断电
3.1
- 输出在没有直流负载的情况
下是静态
- 输入为静态高电平或低电平
0.01
0.1
器件处于待机模式时的VDDA 电
流消耗
IDDA
0.1
停机模式
2.4
mA
mA
mA
mA
mA
mA
mA
mA
mA
30℃
85℃
125℃
30℃
85℃
125℃
30℃
85℃
125℃
器件处于停机模式时的VDD 电流
消耗
IDD
6.2
- CPU 处于停机模式
- 闪存被断电
13.2
3.1
- PLL 被禁用，SYSCLK 和
CPUCLK 被选通
- X1/X2 晶振被断电
- 模拟模块被断电
器件处于停机模式时的VDDIO 电
流消耗
IDDIO
3.1
3.1
- 输出在没有直流负载的情况
下是静态
- 输入为静态高电平或低电平
0.01
0.1
器件处于停机模式时的VDDA 电
流消耗
IDDA
0.1
闪存擦除/编程
擦除/编程周期期间的VDD 流耗(1) - CPU 从RAM 运行
IDD
32
13
50
17
mA
mA
- 闪存进行连续编程/擦除操作
擦除/编程周期期间的VDDIO 电流
IDDIO
- PLL 被启用，SYSCLK 为
100MHz。
消耗(1)
- 外设时钟被关闭。
- X1/X2 晶振加电
- 模拟器件断电
- 输出在没有直流负载的情况
下是静态
擦除/编程周期期间的VDDA 电流
消耗
IDDA
0.1
2.5
mA
- 输入为静态高电平或低电平
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
47
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.4.2 系统电流消耗- 禁用VREG - 外部电源(continued)
在建议的工作条件下测得（除非另有说明）
典型值：Vnom
参数
测试条件
最小值 典型值 最大值
单位
复位模式
2.2
4.2
8.7
5
mA
mA
mA
mA
mA
mA
mA
mA
mA
30℃
85℃
125℃
30℃
85℃
125℃
30℃
85℃
125℃
复位激活时的VDD 电流消耗(2)
IDD
复位处于活动状态时的VDDIO 电
流消耗(2)
IDDIO
5
器件正在复位
5
0.01
0.01
0.01
复位处于活动状态时的VDDA 电
流消耗(2)
IDDA
(1) 闪存编程期间的欠压事件可能会损坏闪存数据并永久锁定器件。使用备用电源（例如USB 编程器）的编程环境必须能够为器件和其他系
统组件提供额定电流，并留有足够的裕度以避免电源欠压情况。
(2) 这是复位激活（即XRSn 为低电平）时的电流消耗。
Copyright © 2023 Texas Instruments Incorporated
48
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.4.3 工作模式测试说明
节6.4.1、节6.4.2 和节6.4.4.1 列出了器件工作模式下的电流消耗值。工作模式下将估算应用可能遇到的流耗。这
些测量的测试条件具有以下属性：
• 从RAM 执行代码。
• 闪存被读取，并保持激活状态。
• I/O 引脚不驱动任何外部元件。
• 所有外设都启用了时钟。
• 所有CPU 都在积极执行代码。
• 所有模拟外设均已通电。ADC 和DAC 会定期转换。
6.4.4 减少电流消耗
F280013x 器件提供了一些减少器件电流消耗的方法：
• 在应用的空闲期间，可以进入两种低功耗模式中的任何一种：空闲或待机。
• 如果代码从RAM 中运行，闪存模块可能会断电。
• 禁用假定具有输出功能的引脚上的上拉电阻。
• 每个外设都有一个单独的时钟使能位(PCLKCRx)。通过关闭给定应用中未使用的任何外设的时钟，可以减少
电流消耗。节6.4.4.1 列出了通过使用PCLKCRx 寄存器禁用时钟可以实现的典型电流降低。
• 为了在LPM 模式下实现更低的VDDA 电流消耗，请参阅TMS320F280013x 实时微控制器技术参考手册的
“模数转换器(ADC)”一章，确保每个模块也断电。
6.4.4.1 每个禁用外设的典型电流降低
对于具有多个实例的外设，所引用的电流是针对所有模块的。
外设
I
DDIO 电流减少(mA)
ADC(1)
CMPSS_LITE(1)
CMPSS(1)
CPU 计时器
DCAN
1.32
0.57
0.31
0.06
1.25
0.08
0.12
0.32
4.13
1.98
0.18
0.50
0.51
0.11
DCC
eCAP
EPG
ePWM
HRPWM
eQEP
SCI
I2C
SPI
(1) 此电流代表了每个模块的数字部分汲取的电流。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
49
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.5 电气特性
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值 典型值
最大值 单位
数字和模拟IO
IOH = IOH MIN
IOH=-100μA
IOL=IOL 最大值
IOL = 100µA
VDDIO * 0.8
VOH
V
高电平输出电压
低电平输出电压
VDDIO –0.2
0.4
V
VOL
0.2
IOH
IOL
-4
mA
所有输出引脚的高电平输出源电流
所有输出引脚的低电平输出灌电流
所有输出引脚的高电平输出阻抗
所有输出引脚的低电平输出阻抗
高电平输入电压
4
96
84
mA
ROH
ROL
VIH
VIL
VOH=VDDS-0.4V
VOL=0.4V
50
48
65
60
Ω
Ω
V
V
2.0
0.8
低电平输入电压
125
125
输入迟滞(AIO)
VHYSTERESIS
mV
输入迟滞(GPIO)
VDDIO = 3.3V
VIN = VDDIO
IPULLDOWN
IPULLUP
120
160
µA
µA
输入电流
输入电流
带有下拉的引脚
VDDIO = 3.3V
VIN = 0V
启用上拉的数字输入(1)
RPULLDOWN
RPULLUP
27
26
31
30
37
38
kΩ
kΩ
弱下拉电阻
弱上拉电阻
上拉和输出被禁用
0V ≤VIN ≤VDDIO
0.1
0.1
数字输入
模拟引脚
ILEAK
µA
pF
引脚漏电流
输入电容
模拟驱动器禁用
0V ≤VIN ≤VDDA
2
数字输入
CI
模拟引脚(2)
VREG 和BOR
VREG、POR、
BOR((4))
(1) 有关带有上拉或下拉的引脚列表，请参阅“带有内部上拉和下拉的引脚”表。
(2) 模拟引脚是单独指定的；请参阅“ADC 输入模型”部分中的“每通道寄生电容”表。
(3) 请参阅电源管理模块(PMM) 部分。
Copyright © 2023 Texas Instruments Incorporated
50
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.6 PM 封装的热阻特性
°C/W(1)
21.9
结至外壳热阻，顶部
结至外壳热阻，底部
RΘJC
不适用
39.6
62.5
1.1
RΘJB
结至电路板热阻
结至大气热阻
结至封装顶部
结至电路板
RΘJA（高k PCB）
PsiJT
PsiJB
39.2
(1) 以上值基于JEDEC 定义的2S2P 系统（基于JEDEC 定义的1S0P 系统的Theta JC [RΘJC] 值除外），将随环境和应用的变化而更
改。有关更多信息，请参阅以下EIA/JEDEC 标准：
•
•
•
•
JESD51-2, Integrated Circuits Thermal Test Method Environmental Conditions - Natural Convection (Still Air)
JESD51-3, Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages
JESD51-7, High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages
JESD51-9, Test Boards for Area Array Surface Mount Package Thermal Measurements
6.7 PT 封装的热阻特性
°C/W(1)
21.2
结至外壳热阻，顶部
结至外壳热阻，底部
RΘJC
不适用
35.1
60.1
0.9
RΘJB
结至电路板热阻
结至大气热阻
结至封装顶部
结至电路板
RΘJA（高k PCB）
PsiJT
PsiJB
34.7
(1) 以上值基于JEDEC 定义的2S2P 系统（基于JEDEC 定义的1S0P 系统的Theta JC [RΘJC] 值除外），将随环境和应用的变化而更
改。有关更多信息，请参阅以下EIA/JEDEC 标准：
•
•
•
•
JESD51-2, Integrated Circuits Thermal Test Method Environmental Conditions - Natural Convection (Still Air)
JESD51-3, Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages
JESD51-7, High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages
JESD51-9, Test Boards for Area Array Surface Mount Package Thermal Measurements
6.8 RGZ 封装的热阻特性
°C/W(1)
18.6
2.8
结至外壳热阻，顶部
结至外壳热阻，底部
RΘJC
10.7
28.4
0.2
RΘJB
结至电路板热阻
结至大气热阻
结至封装顶部
结至电路板
RΘJA（高k PCB）
PsiJT
PsiJB
10.7
(1) 以上值基于JEDEC 定义的2S2P 系统（基于JEDEC 定义的1S0P 系统的Theta JC [RΘJC] 值除外），将随环境和应用的变化而更
改。有关更多信息，请参阅以下EIA/JEDEC 标准：
•
•
•
•
JESD51-2, Integrated Circuits Thermal Test Method Environmental Conditions - Natural Convection (Still Air)
JESD51-3, Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages
JESD51-7, High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages
JESD51-9, Test Boards for Area Array Surface Mount Package Thermal Measurements
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
51
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.9 RHB 封装的热阻特性
°C/W(1)
22.5
2.8
结至外壳热阻，顶部
RΘJC
结至外壳热阻，底部
12.3
31.3
0.3
RΘJB
结至电路板热阻
结至大气热阻
结至封装顶部
结至电路板
RΘJA（高k PCB）
PsiJT
PsiJB
12.2
(1) 以上值基于JEDEC 定义的2S2P 系统（基于JEDEC 定义的1S0P 系统的Theta JC [RΘJC] 值除外），将随环境和应用的变化而更
改。有关更多信息，请参阅以下EIA/JEDEC 标准：
•
•
•
•
JESD51-2, Integrated Circuits Thermal Test Method Environmental Conditions - Natural Convection (Still Air)
JESD51-3, Low Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages
JESD51-7, High Effective Thermal Conductivity Test Board for Leaded Surface Mount Packages
JESD51-9, Test Boards for Area Array Surface Mount Package Thermal Measurements
6.10 散热设计注意事项
根据最终应用设计和运行情况，IDD 和 IDDIO 电流可能有所不同。最终产品中超过建议最大功率耗散的系统可能需
要额外的散热增强措施。环境温度 (TA) 随最终应用和产品设计的不同而不同。影响可靠性和功能性的关键参数是
结温TJ，而不是环境温度。因此，应该注意将TJ 保持在指定限值内。应该测量Tcase 以评估工作结温TJ。通常在
封装顶部表面的中心测量Tcase。热应用报告半导体和IC 封装热指标有助于理解热指标和相关定义。
Copyright © 2023 Texas Instruments Incorporated
52
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.11 系统
6.11.1 电源管理模块(PMM)
6.11.1.1 引言
电源管理模块(PMM) 可以处理运行器件时所需的所有电源管理功能。
6.11.1.2 概述
在图6-1 中给出了PMM 的框图。可以看出，PMM 包含多个子组件，这些子组件将在后续章节中进行介绍。
MCU
To Rest of Chip
PMM
I/O
POR
CPU Reset
Release
RISE
DELAY
(80us)
I/O
BOR
Internal
All
RISE
DELAY
(40us)
Monitors
Release
Signal
EN
VMONCTL.bit.BORLVMONDIS
VDD
POR
EN
1.2v LDO
VREG
Internal
External
Internal
External
CVDDIO
CVDD
图6-1. PMM 方框图
6.11.1.2.1 电源轨监视器
PMM 在电源轨上有电压监视器，一旦电压在上电期间超过设定的阈值，XRSn 信号便会释放为高电平。如果任何
电压降至编程的电平以下，这些电压监视器还可以使 XRSn 信号跳闸为低电平。后续各节将介绍各种电压监视
器。
备注
启动后，并非所有电压监视器都支持在应用中运行器件。在不支持电压监视器的情况下，如果器件在应
用运行过程中需要监视电源电压，则建议使用外部监控器。
三个电压监视器（I/O POR、I/O BOR、VDD POR）都必须在器件开始运行（即 XRSn 变为高电平）之前释放各
自的输出。但是，如果任何电压监视器跳闸，XRSn 将被驱动为低电平。当任何电压监视器跳闸时，I/O 保持高阻
抗。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
53
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.11.1.2.1.1 I/O POR（上电复位）监视器
I/O POR 监视器会监控 VDDIO 电源轨。在上电期间，这是第一个在 VDDIO 上释放的监视器（即第一个要解除跳
闸的监视器）。
6.11.1.2.1.2 I/O BOR（欠压复位）监视器
I/O BOR 监视器还会监控 VDDIO 电源轨。在上电期间，这是第二个在 VDDIO 上释放的监视器（即第二个要解除
跳闸的监视器）。与I/O POR 相比，该监视器具有更严格的容差。
只 要 电 压 降 至 低 于 建 议 工 作 电 压 ， 都 会 导 致 I/O BOR 跳 闸 并 复 位 器 件 ， 但 可 以 通 过 将
VMONCTL.bit.BORLVMONDIS 设置为 1 来禁用该功能。只有在器件完全启动后，才能禁用 I/O BOR。如果 I/O
BOR 被禁用，I/O POR 将在电压下降时复位器件。
备注
I/O POR 跳闸的电平远低于VDDIO 的最小建议电压，因此不应用于器件监控。
图6-2 所示为I/O BOR 的工作区域。
3.63 V
+10%
Recommended
System Voltage
Regulator Range
3.3 V
0%
VDDIO
Operating
Range
3.1 V
3.0 V
–6.1%
–9.1%
VBOR-GB
BOR Guard Band
VBOR-VDDIO
Internal BOR Threshold
–14.8%
–15.1%
2.81 V
2.80 V
图6-2. I/O BOR 工作区域
6.11.1.2.1.3 VDD POR（上电复位）监视器
VDD POR 监视器可监控 VDD 电源轨。在上电期间，一旦电压超过 VDD 上编程的跳闸电平，该监视器就会释放
（即解除跳闸）。
备注
VDD POR 编程为低于 VDD 最小建议电压的水平，因此，如果应用中需要 VDD 监控，不应该依赖
VDD POR 来进行此监控。
6.11.1.2.2 外部监控器使用情况
VDDIO 监控：I/O BOR 支持应用使用，因此无需外部监控器来监控I/O 电源轨。
VDD 监控：VDD POR 不支持应用使用。如果应用需要VDD 监控，则应使用外部监控器监控VDD 电源轨。
备注
不支持将外部监控器与内部 VREG 一起使用。如果应用需要 VDD 监控，则必须使用具有 VREGENZ
引脚的封装从外部为VDD 供电。
Copyright © 2023 Texas Instruments Incorporated
54
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.11.1.2.3 延迟块
电压监控器路径中的延迟块协同工作，以延迟电压监控器和 XRSn 之间的释放时间。当XRSn 在外部VREG 模式
下释放时，这些延迟可确保电压稳定。延迟块仅在上电期间（即，当VDDIO 和VDD 斜升时）有效。
延迟块有助于实现电源管理模块电气数据和时序中所指定的电源轨最小压摆率。
备注
方框图中指定的延迟数字是典型值。
6.11.1.2.4 内部1.2V LDO 稳压器(VREG)
内部 VREG 由 VDDIO 电源轨供电，并可以生成为 VDD 引脚供电所需的 1.2V 电压。启用它的方法是将
VREGENZ 引脚绑定为低电平。虽然有了内部VREG 后便不再需要为VDD 使用外部电源，但VDD 引脚上仍需要
去耦电容器以确保VREG 稳定性和避免瞬变。有关详细信息，请参阅VDD 去耦一节。
6.11.1.2.5 VREGENZ
VREGENZ（VREG 禁用）引脚可控制内部 VREG 的状态。要启用内部 VREG，VREGENZ 引脚应连接至低电
平。对于从外部为 VDD 供电（外部 VREG）的应用，应通过将 VREGENZ 引脚连接至高电平来禁用内部
VREG。
备注
并非所有器件封装都具有 VREGENZ 引脚输出。对于没有 VREGENZ 的封装，不支持外部 VREG 模
式。
6.11.1.3 外部元件
6.11.1.3.1 去耦电容器
VDDIO 和VDD 需要去耦电容器才能正常运行。后续章节将概述这些要求。
6.11.1.3.1.1 VDDIO 去耦
应在 VDDIO 上放置最小的去耦电容值。请参阅 CVDDIO 参数（位于电源管理模块电气数据和时序中）。实际使用
的去耦电容值取决于驱动VDDIO 的电源。可接受以下任一配置：
• 配置1：根据CVDDIO 参数在每个VDDIO 引脚上放置一个去耦电容器。
• 配置2：安装等效于CVDDIO * VDDIO 引脚的单个去耦电容器。
备注
将去耦电容器（一个或多个）靠近器件引脚放置至关重要。
6.11.1.3.1.2 VDD 去耦
应在VDD 上放置最小的去耦电容值。请参阅CVDD TOTAL 参数（位于电源管理模块电气数据和时序中）。
在外部VREG 模式下，实际使用的去耦电容值取决于驱动VDD 的电源。
可接受以下任一配置：
• 配置1：对VDD 引脚上的CVDD TOTAL 值执行除法运算。
• 配置2：安装一个容值为CVDD TOTAL 的去耦电容器。
备注
将去耦电容器（一个或多个）靠近器件引脚放置至关重要。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
55
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.11.1.4 电源时序
6.11.1.4.1 电源引脚联动
强烈建议将所有3.3V 电源轨连接在一起并由单个电源供电。该列表包括：
• VDDIO
• VDDA
此外，任何电源引脚都不应悬空。
在外部VREG 模式下，VDD 引脚应连接在一起并由单个电源供电。
在内部VREG 模式下，将VDD 引脚连接在一起是可选操作，只要每个VDD 引脚上都有一个电容器即可。请参阅
VDD 去耦一节以了解VDD 去耦配置。
器件上的模拟模块具有相当高的 PSRR；因此，在大多数情况下，VDDA 上的噪声必须超过电源轨的建议工作条
件之后，模拟模块才会出现性能下降。因此，单独为 VDDA 供电带来的好处通常微乎其微。然而，为了改善噪
声，一种可接受的做法是在VDDIO 和VDDA 之间放置一个π型滤波器。
备注
每个电源轨的所有电源引脚在内部连接在一起。例如，所有VDDIO 引脚在内部连接在一起，所有VDD
引脚在内部连接在一起，以此类推。
6.11.1.4.2 信号引脚电源序列
在为器件供电之前，不得对任何数字引脚施加比VDDIO 高0.3V 以上的电压或比VSS 低0.3V 以上的电压，也不
得对任何模拟引脚（包括 VREFHI）施加比 VDDA 高 0.3V 以上的电压或比 VSSA 低 0.3V 以上的电压。简单地
说，只应在XRSn 变为高电平后驱动信号引脚，且前提是所有3.3V 电源轨连接在一起。即使VDDIO 和VDDA 未
连接在一起，仍需要进行此时序控制。
CAUTION
如果违反上述序列，则可能会发生器件故障，甚至可能造成损坏，因为电流将流经器件中的意外寄生
路径。
Copyright © 2023 Texas Instruments Incorporated
56
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.11.1.4.3 电源引脚电源序列
6.11.1.4.3.1 外部VREG/VDD 模式序列
图6-3 展示了外部VREG 模式的电源时序控制要求。所有参数的值可在电源管理模块电气数据和时序中找到。
VDDIO
VDDIO
(A)
(B)
VBOR-VDDIO-UP
VDD
VBOR-VDDIO-DN
VDD
Internal
Internal All
Monitors Release
Signal(D)
All Monitors Release
Signal(C)
XRSn
XRSn
SRVDDIO-UP
SRVDD-UP
SRVDDIO-DN
SRVDD-DN
(B)
(A)
VPOR-VDDIO
VPOR-VDD-DN
VPOR-VDD-UP
VPOR-VDDIO
V
DDIO - VDD
Delay
VDDIO-MON-TOT-DELAY
VXRSn-PU-DELAY
VXRSn-PD-DELAY
A. 该跳闸点是XRSn 释放之前的跳闸点。请参阅“电源管理模块特性”表。
B. 该跳闸点是XRSn 释放之后的跳闸点。请参阅“电源管理模块特性”表。
C. 上电期间，所有监视器释放信号在所有POR 和BOR 监控器释放后变为高电平。请参阅PMM 方框图。
D. 在断电期间，如果任何POR 或BOR 监视器跳闸，所有监视器释放信号都会变为低电平。请参阅PMM 方框图。
图6-3. 外部VREG 上电序列
• 在上电期间：
1. VDDIO（即3.3V 电源轨）应首先以指定的最小压摆率出现。
2. VDD（即1.2V 电源轨）应其次以指定的最小压摆率出现。
3. 还指定了VDDIO 电源轨和VDD 电源轨出现时间之间的时间差。
4. 在VDDIO-MON-TOT-DELAY 和VXRSN-PD-DELAY 指定的时间之后，XRSn 将被释放，并且器件会启动启动序列。
5. I/O BOR 监视器在上电和断电期间具有不同的释放点。
6. 在上电期间，VDDIO 和VDD 电源轨都必须在XRSn 释放之前启动。
• 在掉电期间：
1. 对VDDIO 和VDD 中哪个应先断电没有要求；但是，有最小压摆率规格。
2. I/O BOR 监视器在上电和断电期间具有不同的释放点。
3. 在断电期间跳闸的任何POR 或BOR 监视器都会导致XRSn 在VXRSN-PD-DELAY 之后变为低电平。
备注
所有监控器释放信号是一个内部信号。
备注
如果有一个驱动 XRSn 的外部电路（例如，监控器），在所有内部和外部源释放 XRSn 引脚之前，启
动序列不会开始。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
57
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.11.1.4.3.2 内部VREG/VDD 模式序列
图 6-4 展示了内部 VREG 模式的电源时序控制要求。所有所示参数的值均可在电源管理模块电气数据和时序中找
到。
VDDIO
VDDIO
(A)
(B)
VBOR-VDDIO-UP
VBOR-VDDIO-DN
Internal
Internal All
Monitors Release
Signal(D)
All Monitors Release
Signal(C)
XRSn
XRSn
SRVDDIO-UP
SRVDDIO-DN
VPOR-VDDIO
VPOR-VDDIO
VDDIO-MON-TOT-DELAY
VXRSn-PU-DELAY
VXRSn-PD-DELAY
A. 该跳闸点是XRSn 释放之前的跳闸点。请参阅“电源管理模块特性”表。
B. 该跳闸点是XRSn 释放之后的跳闸点。请参阅“电源管理模块特性”表。
C. 上电期间，所有监视器释放信号在所有POR 和BOR 监控器释放后变为高电平。请参阅PMM 方框图。
D. 在断电期间，如果任何POR 或BOR 监视器跳闸，所有监视器释放信号都会变为低电平。请参阅PMM 方框图。
图6-4. 内部VREG 上电序列
• 在上电期间：
1. VDDIO（即3.3V 电源轨）应提供指定的最小压摆率。
2. 在释放I/O 监视器（I/O POR 和I/O BOR）后，内部VREG 将上电。
3. 在VDDIO-MON-TOT-DELAY 和VXRSN-PU-DELAY 指定的时间过后，XRSn 将被释放，并且器件的启动序列将开
始。
4. I/O BOR 监视器在上电和断电期间具有不同的释放点。
• 在断电期间：
1. 在断电期间对VDDIO 的唯一要求是压摆率。
2. I/O BOR 监视器在上电和断电期间具有不同的释放点。
3. I/O BOR 跳闸将导致XRSn 在VXRSN-PD-DELAY 之后变为低电平，并使内部VREG 断电。
备注
所有监视器释放信号是一个内部信号。
备注
如果有一个驱动 XRSn 的外部电路（例如，监控器），在所有内部和外部源释放 XRSn 引脚之前，启
动序列不会开始。
Copyright © 2023 Texas Instruments Incorporated
58
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.11.1.4.3.3 电源时序摘要和违规影响
电源轨的可接受上电序列汇总如下。此处的“上电”表示相关电源轨已达到建议的最低工作电压。
CAUTION
不可接受的序列会导致可靠性问题并可能导致损坏。
为简单起见，建议将所有3.3V 电源轨连接在一起，并按照电源引脚电源序列中的说明进行操作。
表6-1. 外部VREG 序列摘要
电源轨上电顺序
情形
可接受
VDDIO
VDDA
VDD
A
B
C
D
E
F
1
1
2
2
3
3
1
2
2
3
1
3
2
1
1
2
3
2
3
1
1
2
2
1
是
是
-
-
-
-
G
H
是
-
表6-2. 内部VREG 序列摘要
电源轨上电顺序
情形
可接受
VDDIO
VDDA
A
B
C
1
2
1
2
1
1
是
-
是
备注
应当仅在VDDA 达到建议的最低工作电压后才为器件上的模拟模块供电。
6.11.1.4.3.4 电源压摆率
VDDIO 有最低压摆率要求。如果不满足最低压摆率要求，XRSn 可能会切换几次，直到 VDDIO 越过 I/O BOR 区
域。
备注
XRSn 上的切换操作对器件没有不利影响，因为只有当 XRSn 稳定为高电平时才会开始引导。但是，如
果使用器件的XRSn 来选通其他IC 的复位信号，则应满足压摆率要求以防止这种切换。
VDD 在外部 VREG 模式下具有最低压摆率要求。如果不满足最低压摆率要求，器件可能会在 VDD 达到最低工作
电压之前解除复位并开始引导，这可能导致器件无法正常工作。
备注
如果无法满足最低压摆率要求，必须在 VDD 上使用监控器来保持 XRSn 为低电平，直到 VDD 超过最
低工作电压，以此确保器件正常工作。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
59
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.11.1.5 电源管理模块电气数据和时序
6.11.1.5.1 电源管理模块运行条件
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
通用
(1) (2)
(1) (2)
每个引脚的VDDIO 电容((7))
每个引脚的VDDA 电容((7))
CVDDIO
0.1
2.2
uF
uF
CVDDA
3.3V 电源轨（VDDIO、
VDDA）的电源电压斜升速率
(3)
SRVDD33
20
100
mV/us
V
VBOR-VDDIO-GB
0.1
10
VDDIO 欠压复位电压保护带
总VDD 电容(7)
(5)
外部VREG
C
VDD 总计((1))
uF
mV/us
us
((4))
1.2V 电源轨(VDD) 的电源电
压斜升速率
((3))
SRVDD12
10
0
100
VDDIO - VDD
VDDIO 和VDD 之间的斜坡延
迟
延迟((6))
内部VREG
C
VDD 总计((1))
总VDD 电容(7)
10
uF
((4))
(1) 还应使用大容量电容器。去耦电容的确切值取决于为这些引脚供电的系统电压调节解决方案。
(2) 建议将3.3V 电压轨（VDDIO、VDDA）连接在一起并由单电源供电。
(3) 请参阅电源压摆率一节。电源斜坡速率高于最大值会触发片上ESD 保护。
(4) 请参阅电源管理模块(PMM) 一节，了解总去耦电容的可能配置。
(5) TI 建议使用VBOR-VDDIO-GB，避免由于正常电源噪声或3.3V VDDIO 系统稳压器上的负载瞬态事件而导致BOR-VDDIO 复位。要防止在
器件正常运行期间激活BOR-VDDIO，良好的系统稳压器设计和去耦电容（符合系统稳压器规格）非常重要。VBOR-VDDIO-GB 的值是一个
系统级设计注意事项；此处列出的电压是许多应用的典型值。
(6) 3.3V 电源轨斜升时和1.2V 电源轨斜升时之间的延迟。请参阅VREG 序列摘要表，了解允许的电源斜坡序列。
(7) 最大电容器容差应为20%。
6.11.1.5.2 电源管理模块特征
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
1.248
350
单位
V
VVREG
1.152
1.2
内部稳压器输出
内部稳压器上电时间
VVREG-PU
us
VVREG-INRUSH
650
2.3
2.7
mA
V
内部稳压器浪涌电流
(5)
VPOR-VDDIO
VDDIO 上电复位电压
XRSn 释放之前和之后
XRSn 释放之前
VBOR-VDDIO-UP
斜升时的VDDIO 欠压复位电
压
V
(1)
VBOR-VDDIO-
斜降时的VDDIO 欠压复位电
压
2.81
3.0
V
V
XRSn 释放之后
(1)
DOWN
VPOR-VDD-UP
1
1
斜升时的VDD 上电复位电压 XRSn 释放之前
斜降时的VDD 上电复位电压 XRSn 释放之后
((2))
VPOR-VDD-
V
((2))
DOWN
VXRSn-PU-
上电期间电源斜升后的XRSn
释放延迟
40
2
us
us
(3)
DELAY
VXRSn-PD-
断电期间电源斜降后的XRSn
跳闸延迟
(4)
DELAY
Copyright © 2023 Texas Instruments Incorporated
60
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.11.1.5.2 电源管理模块特征(continued)
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
VDDIO-MON-
VDDIO 监视器（POR、
BOR）路径中的总延迟
80
us
TOT-DELAY
VDD POR 事件之后的XRSn
释放延迟
40
40
us
us
us
VDDIO BOR 事件之后的
XRSn 释放延迟
VXRSn-MON-
电源处于工作范围内
RELEASE-DELAY
VDDIO POR 事件之后的
XRSn 释放延迟
120
(1) 请参阅电源电压图。
(2) POR-VDD 明显低于推荐的工作条件。如果需要监视VDD，则需要一个外部监控器。
V
(3) 电源在越过相应电源轨的最低建议运行条件后被视为完全斜升。在该延迟生效之前，需要释放所有POR 和BOR 监视器。RC 网络延迟
将与该延迟相加。
(4) 断电时，任何跳闸的POR 或BOR 监视器都会立即使XRSn 跳闸。该延迟是任何POR、BOR 监视器跳闸和XRSn 变为低电平之间的
时间。该延迟是变量，取决于电源的斜降速率。RC 网络延迟将与该延迟相加。
(5) 这是内部VREG 导通时在VDDIO 电源轨上汲取的瞬态电流。因此，当VREG 导通时，VDDIO 电源轨上可能会出现一些压降，这可能
导致VREG 逐步斜升。这不会对器件产生不利影响，但如果需要，可以通过在VDDIO 上使用足够的去耦电容器或选择能够提供此瞬态
电流的LDO 或直流/直流稳压器来降低影响。
电源电压
3.63 V
+10%
Recommended
System Voltage
Regulator Range
3.3 V
0%
VDDIO
Operating
Range
3.1 V
3.0 V
–6.1%
–9.1%
VBOR-GB
BOR Guard Band
VBOR-VDDIO
Internal BOR Threshold
–14.8%
–15.1%
2.81 V
2.80 V
图6-5. 电源电压
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
61
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.11.2 复位时序
XRSn 是器件复位引脚。它用作输入和漏极开路输出。该器件内置上电复位 (POR) 和欠压复位 (BOR) 监控器。在
上电期间，监控器电路会将 XRSn 引脚保持为低电平。有关更多详细信息，请参阅“电源管理模块 (PMM)”部
分。看门狗或NMI 看门狗复位也会驱动引脚至低电平。外部开漏电路可以驱动该引脚，从而使器件复位生效。
应在 XRSn 和 VDDIO 之间放置一个阻值为 2.2kΩ 至 10kΩ 的电阻。应在 XRSn 和 VSS 之间放置一个电容器进
行噪声滤除；电容应为 100nF 或更小。当看门狗复位生效时，这些值允许看门狗在 512 个 OSCCLK 周期内正确
地将XRSn 引脚驱动至VOL。图6-6 显示了推荐的复位电路。
VDDIO
2.2 kW to 10 kW
Optional open-drain
Reset source
XRSn
£100 nF
图6-6. 复位电路
6.11.2.1 复位源
“复位信号”表总结了各种复位信号及其对器件的影响。
表6-3. 复位信号
IOs
复位源
CPU 内核复位
（C28x、FPU、
TMU）
外设
复位
JTAG/调试逻辑复
位
XRS 输出
POR
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
是
否
否
否
否
否
否
否
高阻态
高阻态
高阻态
高阻态
高阻态
高阻态
高阻态
高阻态
高阻态
是
是
-
BOR
XRS 引脚
WDRS
NMIWDRS
是
是
否
否
是
否
SYSRS（调试器复位）
SCCRESET
SIMRESET。XRS
SIMRESET。CPU1RS
参数th(boot-mode) 必须考虑从这些来源启动的复位。
请参阅TMS320F280013x 实时微控制器技术参考手册中“系统控制”一章的“复位”部分。
CAUTION
有些复位源由器件内部驱动。其中一些源会将 XRSn 驱动为低电平，用于禁用驱动引导引脚的任何其
他器件。SCCRESET 和调试器复位源不会驱动 XRSn；因此，用于引导模式的引脚不应由系统中的
其他器件主动驱动。引导配置规定可更改OTP 中的引导引脚。
Copyright © 2023 Texas Instruments Incorporated
62
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.11.2.2 复位电气数据和时序
6.11.2.2.1 复位- XRSn - 时序要求
最小值
最大值
单位
th（引导模式）
tw(RSL2)
1.5
ms
引导模式引脚的保持时间
3.2
µs
脉冲持续时间，热复位时XRSn 处于低电平
6.11.2.2.2 复位- XRSn - 开关特性
在建议运行条件下测得（除非另有说明）
参数
最小值
典型值
最大值
单位
tw(RSL1)
tw(WDRS)
tboot-flash
100
µs
脉冲持续时间，XRSn 在电源稳定后由器件驱动为低电平
脉冲持续时间，由看门狗生成的复位脉冲
512tc(OSCCLK)
周期
1.2
ms
在闪存中第一次取指令之前的引导ROM 执行时间
6.11.2.2.3 复位时序图
VDDIO VDDA
(3.3V)
VDD (1.2V)
tw(RSL1)
XRSn(A)
tboot-flash
Boot ROM
CPU
Execution
Phase
User code
User code dependent
(B)
th(boot-mode)
GPIO pins as input
Boot-ROM execution starts
Boot-Mode
Pins
Peripheral/GPIO function
Based on boot code
GPIO pins as input (pullups are disabled)
User code dependent
I/O Pins
A. XRSn 引脚可以由监控器或外部上拉电阻从外部驱动，请参阅“引脚属性”表。片上监控器将保持该引脚为低电平，直到电源处于有效范
围内。
B. 从任何源（参阅“复位源”部分）复位后，引导ROM 代码将对引导模式引脚进行采样。基于引导模式引脚的状态，引导代码分支到目的
内存或者引导代码功能。如果引导ROM 代码在上电条件后（在调试程序环境中）执行，则引导代码执行时间基于当前的SYSCLK 速
度。SYSCLK 将基于用户环境，可以启用或不启用PLL 。
图6-7. 上电复位
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
63
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
tw(RSL2)
XRSn
User code
CPU
Execution
Phase
Boot ROM
User code
Boot ROM execution starts
(initiated by any reset source)
(A)
th(boot-mode)
Boot-Mode
Pins
Peripheral/GPIO function
GPIO Pins as Input
Peripheral/GPIO function
User-Code Execution Starts
I/O Pins
GPIO Pins as Input (Pullups are Disabled)
User-Code Dependent
User-Code Dependent
A. 从任何源（参阅“复位源”部分）复位后，引导ROM 代码将对引导模式引脚进行采样。基于引导模式引脚的状态，引导代码分支到目的
内存或者引导代码功能。如果引导ROM 代码在上电条件后（在调试程序环境中）执行，则引导代码执行时间基于当前的SYSCLK 速
度。SYSCLK 将基于用户环境，可以启用或不启用PLL 。
图6-8. 热复位
Copyright © 2023 Texas Instruments Incorporated
64
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.11.3 时钟规格
6.11.3.1 时钟源
表6-4. 可能的基准时钟源
说明
时钟源
INTOSC1
内部振荡器1。
10MHz 内部振荡器。
INTOSC2(1)
X1 (XTAL)
内部振荡器2。
10MHz 内部振荡器。
X1 和X2 引脚之间连接的外部晶体或谐振器，或连接到X1 引脚的单端时钟。
(1) 复位时，内部振荡器2 (INTOSC2) 为PLL (OSCCLK) 的默认时钟源。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
65
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
SYSCLKDIVSEL
PLLSYSCLK
NMIWD
Watchdog
Timer
SYS
Divider
PLLRAWCLK
SYSPLL
INTOSC1
CPUCLK
FPU
TMU
OSCCLK
INTOSC2
X1 (XTAL)
SYSPLLCLKEN
OSCCLKSRCSEL
CPU
ePIE
GPIO
Mx RAMs
Lx RAMs
Boot ROM
DCSM
System Control
WD
SYSCLK
SYSCLK
FLASH
XINT
One per SYSCLK peripheral
PCLKCRx
CPUTIMERs
ECAP
EQEP
EPWM
HRCAL
I2C
ADC
CMPSS
CMPSS_LITE
CAN
PERx.SYSCLK
EPG
DCC
One per LSPCLK peripheral
PCLKCRx
LOSPCP
PERx.LSPCLK
SCI
SPI
LSPCLK
LSP
Divider
CLKSRCCTL2.CANxBCLKSEL
PERx.SYSCLK
CAN Bit Clock
图6-9. 计时系统
Copyright © 2023 Texas Instruments Incorporated
66
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
SYSPLL
OSCCLK
INTCLK
VCOCLK
PLLRAWCLK
÷
(REFDIV+1)
÷
(ODIV+1)
VCO
÷
IMULT
图6-10. 系统PLL
在系统PLL 图中，
IMULT
fOSCCLK
REFDIV +1
=
ì
fPLLRAWCLK
ODIV +1
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
67
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.11.3.2 时钟频率、要求和特性
本节提供了输入时钟的频率和时序要求、PLL 锁定时间、内部时钟的频率以及输出时钟的频率和开关特性。
6.11.3.2.1 输入时钟频率和时序要求，PLL 锁定时间
6.11.3.2.1.1 输入时钟频率
最小值
最大值
单位
f(XTAL)
f(X1)
10
20
MHz
频率，X1/X2，来自外部晶体或谐振器
频率，X1，来自外部振荡器
10
25
MHz
6.11.3.2.1.2 XTAL 振荡器特征
在建议运行条件下测得（除非另有说明）
参数
最小值
-0.3
典型值
最大值
0.3 * VDDIO
VDDIO + 0.3
单位
X1 VIL
X1 VIH
V
V
有效低电平输入电压
有效高电平输入电压
0.7 * VDDIO
6.11.3.2.1.3 使用外部时钟源（非晶体）时的X1 输入电平特性
在建议运行条件下测得（除非另有说明）
参数
最小值
最大值
单位
X1 VIL
X1 VIH
-0.3
0.3 * VDDIO
V
有效低电平输入电压（缓冲器）
有效高电平输入电压（缓冲器）
0.7 * VDDIO
VDDIO + 0.3
V
6.11.3.2.1.4 X1 时序要求
最小值
最大值
单位
tf(X1)
6
6
ns
下降时间，X1
tr(X1)
ns
上升时间，X1
tw(X1L)
tw(X1H)
45%
45%
55%
55%
脉冲持续时间，X1 低电平占tc(X1) 的百分比
脉冲持续时间，X1 高电平占tc(X1) 的百分比
6.11.3.2.1.5 AUXCLKIN 时序要求
最小值
最大值
单位
tf(AUXI)
6
ns
下降时间，AUXCLKIN
tr(AUXI)
tw(AUXL)
tw(AUXH)
6
55%
55%
ns
上升时间，AUXCLKIN
45%
45%
脉冲持续时间，AUXCLKIN 低电平占tc(XCI) 的百分比
脉冲持续时间，AUXCLKIN 高电平占tc(XCI) 的百分比
6.11.3.2.1.6 APLL 特性
在建议运行条件下测得（除非另有说明）
参数
最小值
典型值
最大值
单位
PLL 锁定时间
SYS PLL 锁定时间(1)
5µs + (1024 * (REFDIV + 1) * tc(OSCCLK)
)
us
(1) 此处的PLL 锁定时间定义了PLL 启用(SYSPLLCTL1[PLLENA]=1) 后PLL 锁定所需的典型时间。此处未考虑使用双路钟比较器(DCC)
验证PLL 时钟的额外时间。TI 建议使用C2000Ware 的最新示例软件来初始化PLL。对于系统PLL，请参阅InitSysPll() 或
SysCtl_setClock()。
Copyright © 2023 Texas Instruments Incorporated
68
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.11.3.2.1.7 XCLKOUT 开关特性- 旁路或启用PLL
在建议运行条件下测得（除非另有说明）
参数(1)
最小值
最大值
6
单位
ns
tf(XCO)
下降时间，XCLKOUT
tr(XCO)
tw(XCOL)
tw(XCOH)
f(XCO)
6
ns
上升时间，XCLKOUT
H + 2(2)
H + 2(2)
50
ns
脉冲持续时间，XCLKOUT 低电平
脉冲持续时间，XCLKOUT 高电平
频率，XCLKOUT
H –2(2)
H –2(2)
ns
MHz
(1) 假定这些参数有6pF 的负载。
(2) H = 0.5tc(XCO)
6.11.3.2.1.8 内部时钟频率
最小值
标称值
最大值
单位
f(SYSCLK)
tc(SYSCLK)
f(INTCLK)
f(VCOCLK)
f(PLLRAWCLK)
f(PLL)
2
120
MHz
频率，器件（系统）时钟
10
2
500
20
ns
周期，器件（系统）时钟
MHz
MHz
MHz
MHz
MHz
MHz
ns
频率，系统PLL 输入VCO（在REFDIV 之后）
频率，系统PLL VCO（在ODIV 之前）
频率，系统PLL 输出（在SYSCLK 分频器之前）
频率，PLLSYSCLK
220
6
600
240
120
2
频率，PLL 跛行频率(1)
f(PLL_LIMP)
f(LSP)
45/(ODIV+1)
2
120
500
频率，LSPCLK
tc(LSPCLK)
f(OSCCLK)
f(EPWM)
10
周期，LSPCLK
MHz
MHz
MHz
频率，OSCCLK（INTOSC1、INTOSC2、XTAL 或X1）
频率，EPWMCLK
参阅各自的时钟
120
120
f(HRPWM)
60
频率，HRPWMCLK
(1) OSCCLK 无效时的PLL 输出频率（OSCCLK 丢失导致PLL 变为跛行模式）。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
69
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.11.3.3 输入时钟和PLL
除了内部0 引脚振荡器外，还支持三种类型的外部时钟源：
• 单端3.3V 外部时钟。时钟信号应连接到X1（如图6-11 所示），且XTALCR.SE 位设置为1。
• 外部晶体。如图6-12 所示，晶体应连接在X1 和X2 之间，其负载电容器连接至VSS。
• 外部谐振器。如图6-13 所示，谐振器应连接在X1 和X2 之间，且其接地端连接至VSS。
Microcontroller
Microcontroller
GPIO19
X1
GPIO18
X2
GPIO18*
X2
GPIO19
X1
VSS
VSS
* Available as a
GPIO when X1 is
used as a clock
+3.3 V
VDD
Out
3.3-V Oscillator
Gnd
图6-12. 外部晶体
图6-11. 单端3.3V 外部时钟
Microcontroller
GPIO18
X2
GPIO19
X1
VSS
图6-13. 外部谐振器
6.11.3.4 XTAL 振荡器
6.11.3.4.1 引言
该器件中的晶体振荡器是一种嵌入式电振荡器，当与兼容的石英晶体（或陶瓷谐振器）配对使用时，可生成器件
所需的系统时钟。
6.11.3.4.2 概述
以下几节将介绍电振荡器和晶体的元件。
6.11.3.4.2.1 电子振荡器
该器件中的电子振荡器是皮尔斯振荡器。它是一个正反馈逆变器电路，需要一个调优电路才能振荡。当这个振荡
器与一个兼容的晶体配对时，会形成振荡电路。该振荡电路在晶体的基频处振荡。在该器件上，由于分流电容器
(C0) 和所需的负载电容器 (CL)，振荡器被设计成在并联谐振模式下运行。图 6-14 所示为电子振荡器和振荡电路
的元件。
Copyright © 2023 Texas Instruments Incorporated
70
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
To Rest of Chip
MCU
XTAL Oscillator
Buffer
0
1
Comp
XCLKOUT
Circuit
[XTAL On]
Rbias
Pierce Inverter
Internal
External
Internal
External
Rd
Crystal
CL1
CL2
GND
GND
图6-14. 电子振荡器方框图
6.11.3.4.2.1.1 运行模式
此器件中的电振荡器有两种工作模式：晶体模式和单端模式。
6.11.3.4.2.1.1.1 晶体的工作模式
在晶体工作模式下，必须将带有负载电容器的石英晶体连接到X1 和X2。
当 [XTAL On] = 1 时，会启用此工作模式，这是通过设置 XTALCR.OSCOFF = 0 和 XTALCR.SE = 0 来实现的。
反馈环路有一个内部偏置电阻器，因此不应使用外部偏置电阻器。添加外部偏置电阻器会产生与内部 Rbias 并联
的电阻，从而移动工作偏置点并可能导致波形削波、占空比超出规格以及有效负电阻降低。
在此工作模式下，X1 上的结果时钟通过比较器 (Comp) 传递到芯片的其余部分。X1 上的时钟需要满足比较器的
VIH 和VIL。有关比较器的VIH 和VIL 要求，请参阅XTAL 振荡器特性表。
6.11.3.4.2.1.1.2 单端工作模式
在单端工作模式下，一个时钟信号连接至X1，而X2 悬空。在此模式下不应使用石英晶体。
当[XTAL On] = 0 时会启用此模式，这可通过设置XTALCR.OSCOFF = 1 和XTALCR.SE = 1 来实现。
在此工作模式下，X1 上的时钟通过一个缓冲器 (Buffer) 传递到芯片的其余部分。有关缓冲器的输入要求，请参阅
使用外部时钟源（非晶体）时的X1 输入电平特征表。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
71
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.11.3.4.2.1.2 XCLKOUT 上的XTAL 输出
通过配置 CLKSRCCTL3.XCLKOUTSEL 和 XCLKOUTDIVSEL.XCLKOUTDIV 寄存器，可以将馈入芯片其余部分
的电振荡器输出引出到 XCLKOUT 上以供观察。如需查看输出 XCLKOUT 的 GPIO 的列表，请参阅“GPIO 多路
复用引脚”表。
6.11.3.4.2.2 石英晶体
石英晶体可以由 LCR（电感-电容-电阻）电路进行电气表示。然而，与 LCR 电路不同，晶体由于低动态电阻而具
有非常高的Q 值，并且阻尼也非常低。晶体元件如图6-15 所示，并在下文中有相应说明。
Quartz Crystal
Internal
External
Cm
Rm
C0
CL
Lm
图6-15. 晶体电气表示
Cm（动态电容）：表示晶体的弹性。
Rm（动态电阻）：表示晶体内的电阻损耗。这不是晶体的ESR，但可以根据其他晶体元件的值进行近似计算。
Lm（动态电感）：表示晶体的振动质量。
C0（并联电容）：由两个晶体电极和杂散封装电容形成的电容。
CL（负载电容）：这是晶体在其电极处看到的有效电容。它位于晶体外部。晶体数据表中指明的频率ppm 通常与
CL 参数相关联。
请注意，大多数晶体制造商将 CL 指定为晶体引脚上的有效电容，而一些晶体制造商将 CL 指定为仅其中一个晶体
引脚上的电容。请与晶体制造商核实CL 的指定值，以便在计算中使用正确的值。
根据图6-14，CL1 和CL2 是串联的；因此，要找到晶体看到的等效总电容，必须应用电容串联公式：如果CL1 =
CL2，只需计算[CL1]/2 即可。
建议将杂散PCB 电容与该值相加。合理的估算值为3pF 至5pF，但实际值将取决于相关的PCB。
请注意，电振荡器和晶体都需要负载电容。所选的值必须同时满足电振荡器和晶振的要求。
CL 对晶体的影响是频率牵引。如果有效负载电容低于目标值，晶体频率将增加，反之亦然。然而，频率牵引的影
响通常非常小，通常会导致与标称频率相差不到10ppm。
6.11.3.4.2.3 GPIO 工作模式
在此器件上，X1 和 X2 分别可用作 GPIO19 和 GPIO18，具体取决于 XTAL 的工作模式。请参阅
TMS320F280013x 实时微控制器技术参考手册的“外部振荡器(XTAL)”一节。
6.11.3.4.3 正常运行
Copyright © 2023 Texas Instruments Incorporated
72
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.11.3.4.3.1 ESR –有效串联电阻
有效串联电阻是晶体在谐振时提供给电子振荡器的电阻负载。ESR 越高，Q 越低，晶体启动或保持振荡的可能性
就越小。ESR 和晶体元件之间的关系如下所示。
2
C0
CL
ESR = Rm * 1 +
(1)
请注意，ESR 与晶体的动态电阻不同，但如果有效负载电容远高于分流电容、则可以按此近似计算。
6.11.3.4.3.2 Rneg - 负电阻
负电阻是电振荡器向晶体呈现的阻抗。这是电振荡器为了克服振荡期间产生的损耗而必须为晶体提供的能量。
Rneg 描述了一个提供而不是消耗能量的电路，也可以看作是电路的总体增益。
为确保晶体在所有条件下都能启动，普遍接受的做法是让 Rneg > 3 倍ESR 至5 倍ESR。请注意，启动晶体所需
的能量略大于维持振荡所需的能量；因此，如果能够确保在启动时满足负电阻要求，则维持振荡将不是问题。
图6-16 和图6-17 所示为该器件的负电阻与晶体元件之间的差异。从图中可以看出，晶体并联电容 (C0) 和有效负
载电容 (CL) 对电振荡器的负电阻有极大影响。请注意，这些是典型图；因此，请参阅表6-5 了解设计中需要注意
的最小值和最大值。
6.11.3.4.3.3 启动时间
在选择晶体电路的元件时，启动时间是一个重要的考虑因素。如Rneg - 负电阻一节所述，为了在所有条件下实现
可靠启动，建议晶体的Rneg > 3 倍ESR 至5 倍ESR。
晶体 ESR 和阻尼电阻 (Rd) 会极大地影响启动时间。这两个值越高，晶体启动所需的时间就越长。较长的启动时
间通常表明晶体和元件未正确匹配。
如需了解典型的启动时间，请参阅晶体振荡器规格。请注意，此处指定的数字是仅供参考的典型数字。实际启动
时间在很大程度上取决于所涉及的晶体和外部元件。
6.11.3.4.3.3.1 X1/X2 前提条件
在该器件上，X1/X2 上的 GPIO19/18 备选功能可用于在需要时缩短晶体的启动时间。此功能是通过将负载电容器
CL1 和 CL2 预调节到 XTAL 开启前的已知状态来实现的。有关详细信息，请参阅 TMS320F280013x 实时微控制
器技术参考手册。
6.11.3.4.3.4 DL –驱动电平
驱动电平是指电子振荡器提供以及晶体耗散的功率。晶体制造商数据表中指定的最大驱动电平通常是晶体在不损
坏或显著缩短使用寿命的情况下可以耗散的最大驱动电平。另一方面，电子振荡器指定的驱动电平是它可以提供
的最大功率。电子振荡器提供的实际功率不一定是最大功率，具体取决于晶体和电路板元件。
如果电子振荡器的实际驱动电平超过晶体的最大驱动电平规格，则应安装阻尼电阻器 (Rd) 以限制电流并降低晶体
的功率耗散。请注意，Rd 会降低电路增益；因此，应评估要使用的实际值，以确保满足启动和持续振荡的所有其
他条件。
6.11.3.4.4 如何选择晶体
请参考晶体振荡器规格：
1. 选择一个晶体频率（例如，20MHz）。
2. 确认晶体的ESR <=50Ω，符合20MHz 的规格。
3. 确认晶体制造商的负载电容要求位于6pF 和12pF 之间，符合20MHz 的规格。
• 如前所述，CL1 和CL2 是串联的；因此，如果CL1 = CL2，则有效负载电容CL = [CL1]/2。
• 在此基础上加上电路板寄生效应会得到CL = [CL1]/2 + 杂散电容
4. 确认晶体的最大驱动电平>= 1mW。如果不满足此要求，则可以使用阻尼电阻Rd。请参阅DL - 驱动电平，了
解使用Rd 时要考虑的其他要点。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
73
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.11.3.4.5 测试
建议用户让晶体制造商使用其电路板对晶体进行完整表征，以确保晶体始终启动并保持振荡。
下面简要概述了可执行的一些测量：
由于晶体电路对电容非常敏感，建议不要将示波器探针连接到 X1 和 X2。如果必须使用示波器探针来监测
X1/X2，则应使用电容小于1pF 的有源探针。
频率
1. 在XCLKOUT 上引出XTAL。
2. 测量该频率作为晶体频率。
负电阻
1. 在XCLKOUT 上引出XTAL。
2. 在负载电容器之间放置一个与晶体串联的电位器。
3. 增加电位器的电阻，直到XCLKOUT 上的时钟停止。
4. 该电阻加上晶体的实际ESR 就是电振荡器的负电阻。
启动时间
1. 关闭XTAL。
2. 在XCLKOUT 上引出XTAL。
3. 开启XTAL 并测量XCLKOUT 上的时钟保持在45% 和55% 占空比范围内所需的时间。
Copyright © 2023 Texas Instruments Incorporated
74
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.11.3.4.6 常见问题和调试提示
晶体无法启动
• 浏览如何选择晶体部分，确保没有违规。
晶体需要很长时间才能启动
• 如果安装了阻尼电阻Rd，则其过高。
• 如果未安装阻尼电阻，则晶体ESR 过高或由于高负载电容而导致总电路增益过低。
6.11.3.4.7 晶体振荡器规格
6.11.3.4.7.1 晶体振荡器参数
最小值
最大值
单位
pF
12
24
7
CL1、CL2
负载电容
C0
pF
晶振并联电容
6.11.3.4.7.2 晶振等效串联电阻(ESR) 要求
对于晶振等效串联电阻(ESR) 需求表：
1. 晶振并联电容(C0) 应小于或等于7pF。
2. ESR = 负电阻/3
表6-5. 晶振等效串联电阻(ESR) 要求
最大ESR (Ω)
(CL1 = CL2 = 12pF)
最大ESR (Ω)
(CL1 = CL2 = 24pF)
晶体频率(MHz)
10
12
14
16
18
20
55
50
50
45
45
45
110
95
90
75
65
50
Negative Resistance vs. 10MHz Crystal
3000
2500
2000
1500
1000
500
C0 (pF)
1
3
5
7
9
0
2
4
6
8
10
12
14
16
Effective CL (pF)
图6-16. 10MHz 时的负电阻变化
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
75
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
Negative Resistance vs. 20MHz Crystal
1600
1400
1200
1000
800
600
400
200
0
C0 (pF)
1
3
5
7
9
2
4
6
8
10
12
14
16
Effective CL (pF)
图6-17. 20MHz 时的负电阻变化
6.11.3.4.7.3 晶体振荡器电气特性
在推荐的工作条件下（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
ESR 最大值= 110Ω
CL1 = CL2 = 24pF
C0 = 7pF
f = 10MHz
启动时间(1)
4
ms
ESR 最大值= 50Ω
CL1 = CL2 = 24pF
C0 = 7pF
f = 20 MHz
2
ms
1
mW
晶振驱动电平(DL)
(1) 启动时间取决于晶体和振荡电路元件。TI 建议晶体供应商使用所选晶体来表征应用。
Copyright © 2023 Texas Instruments Incorporated
76
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.11.3.5 内部振荡器
为了减少电路板生产成本和缩短应用开发时间，所有 F280013x 器件都包含两个独立的内部振荡器，称为
INTOSC1 和INTOSC2。默认情况下，INTOSC2 设置为系统参考时钟 (OSCCLK) 源，INTOSC1 设置为备用时钟
源。
如果应用需要更严格的 SCI 波特率匹配，则可以使用 C2000Ware 中提供的 SCI 波特率调优示例
(baud_tune_via_uart)。
6.11.3.5.1 INTOSC 特性
在建议运行条件下测得（除非另有说明）
典型
值
参数
部件
封装后缀
测试条件
最小值
最大值 单位
9.82 (–
1.8%)
10 10.1 (1.0%)
-40°C 至125°C
F2800137、
F2800135V
、F2800135
9.86 (–
1.4%)
10 10.1 (1.0%)
10 10.1 (1.0%)
10 10.3 (3.0%)
10 10.3 (3.0%)
-30°C 至90°C
-10°C 至85°C
-40°C 至125°C
-40°C 至125°C
30°C，标称VDD
PT、PM
频率，INTOSC1 和
fINTOSC
MHz
INTOSC2((1))
9.9 (–1.0%)
9.7 (-3.0%)
9.7 (-3.0%)
F2800133、
F2800132
RHB、RGZ
全部
全部
全部
全部
fINTOSC-
±0.1
%
20 µs
室温下的频率稳定性
启动和趋稳时间
STABILITY
tINTOSC-ST
全部
(1) 由于回流焊的热应力和机械应力，INTOSC 频率可能会发生偏移。回流焊后烘烤可以使器件恢复到原始数据表性能。
6.11.3.5.2 INTOSC2 与外部精密电阻(ExtR) 搭配使用
为获得更高的精度，可将一个外部精密电阻与INTOSC2 搭配使用。
所需的外部元件包括：
• EXTR 引脚和VSS 之间的100kΩ精密电阻器
• 用于噪声滤波的10nF 电容器
• 用于低噪声电源和负载瞬态的20μF VDDIO 电容最小值
图6-18 展示了这些所需外部组件的示例图示。
VDDIO
ExtR Pin
10 nF
100 k
VSS
Place close to device and
avoid noise coupling
图6-18. ExtR 示例原理图
在EXTR 模式下，振荡器频率误差与EXTR 电阻器的精度成正比。
VDDIO 电源的质量直接影响 EXTR INTOSC 性能。必须谨慎确定 VDDIO 电容值和电路设计，以便提供尽可能干
净的电源，避免抖动、噪声和其他性能问题。
在EXTR 引脚上放置一个电阻可防止将该引脚用作GPIO 或X1。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
77
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
表6-6 提供了ExtR 规格值。
表6-6. ExtR 规格
参数
测试条件
理想的0% 误差100kΩExtR 电阻器
理想的0% 误差100kΩExtR 电阻器
切换至ExtR 模式
最小值 典型值 最大值 单位
fINTOSC2-ExtR-ERR-PERC
fINTOSC2-ExtR
-0.7
0
10
+0.7
%
9.93
10.07 MHz
fExtR-SETTLING
1
ms
kΩ
nF
100
10
ExtR 电阻(RExtR
ExtR 去耦电容(CExtR
VDDIO 去耦电容(CVDDIO
)
)
20
)
μF
表6-7 提供了在给定电阻参数的情况下确定INTOSC2 总误差的计算示例。
表6-7. 样本总误差计算
参数
值
单位
0.70
%
INTOSC2 理想频率变化
ExtR 电阻容差
RTOLERANCE
RTEMPCO
TOPERATING_POINT
TAMBIENT
%
ppm/°C
°C
ExtR 电阻器温度系数
工作温度
°C
ExtR 数据表环境温度
[(0.70/100) + (RTOLERANCE/100) + ((RTEMPCO/1E6) *
abs(TOPERATING_POINT-TAMBIENT))]*100
%
总频率误差
表6-8 提供了使用上述计算的示例值。
表6-8. 总误差示例值
参数
INTOSC2 理想频率变化
ExtR 电阻容差
值
单位
0.70
%
0.10
%
ppm/ °C
°C
25
ExtR 电阻器温度系数
工作温度
90
25
°C
ExtR 数据表环境温度
总频率误差计算
((0.70/100) + (0.10/100) + ((25/1E6) * abs(90-25)))*100
0.96
%
%
总频率误差计算
Copyright © 2023 Texas Instruments Incorporated
78
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
为获得理想性能，请遵循以下电路板布局布线指南：
• ExtR 迹线应尽可能短
• ExtR 应布放到最近的VSS 引脚
• 将ExtR (RExtR) 和CExtR 与C2000 器件放在同一侧，并仅在同一层布线
• 任何相邻的GPIO 引脚（例如GPIO18、X2）都可以使用另一侧和不同的层进行布线，以便减少相邻的GPIO
耦合
• VSS 连接必须同时连接到VSS 平面并直接连接到C2000 器件VSS 引脚
• 建议在ExtR 布线周围布放VSS 防护布线，如图6-19 所示
• 在ExtR 和CEXTR 下方的层中填充VSS 或VDDIO 平面，避免在相邻的层中布置信号布线
图6-19. ExtR PCB 布局示例
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
79
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.11.4 闪存参数
表 6-9 列出了不同时钟源和频率下所需的最低闪存等待状态。等待状态是寄存器 FRDCNTL[RWAIT] 中设置的
值。
表6-9. 不同时钟源和频率下所需的最低闪存等待状态
等待状态
(FRDCNTL[RWAIT](1)
CPUCLK (MHz)
)
2
1
80 < CPUCLK ≤120
0 < CPUCLK ≤80
(1) 所需的最小FRDCNTL[RWAIT] 为1，不支持RWAIT=0。
F280013x 器件具有经改进的 128 位预取缓冲器，可在不同等待状态下提供更高的闪存代码执行效率。图6-20 和
图 6-21 展示了该系列器件与采用 64 位预取缓冲器的上一代器件在不同等待状态设置下的典型效率比较情况。使
用预取缓冲器时的等待状态执行效率将取决于应用软件中存在的分支数量。此处提供了线性代码和 if-then-else 代
码的两个示例。
100%
90%
80%
70%
60%
50%
40%
30%
100%
95%
90%
85%
80%
75%
70%
65%
60%
55%
Flash with 64-Bit Prefetch
Flash with 128-Bit Prefetch
Flash with 64-Bit Prefetch
Flash with 128-Bit Prefetch
0
1
2
3
4
5
0
1
2
3
4
5
Wait State
Wait State
D005
D006
图6-20. 具有大量32 位浮点数学指令的应用程序代码
图6-21. 具有16 位If-Else 指令的应用程序代码
备注
主阵列闪存编程必须与64 位地址边界对齐，并且每个64 位字在每个写/擦除周期只能编程一次。
Copyright © 2023 Texas Instruments Incorporated
80
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.11.4.1 闪存参数
参数
最小值
典型值
最大值
单位
62.5
625
µs
128 数据位+ 16 ECC 位
2KB（扇区）
2KB（扇区）
64KB
编程时间(1)
8
15
80
55
ms
ms
ms
ms
ms
ms
ms
ms
ms
ms
ms
ms
ms
ms
ms
ms
ms
17
61
擦除时间(2) (3)（< 25 个周期）
128KB
18
66
256KB
21
78
25
130
2KB（扇区）
64KB
28
143
擦除时间(2) (3)（1000 个周期）
擦除时间(2) (3)（2000 个周期）
擦除时间(2) (3)（20K 个周期）
128KB
30
157
256KB
35
183
30
221
2KB（扇区）
64KB
33
243
128KB
36
265
256KB
42
310
120
132
145
169
1003
1102
1205
1410
100000
2KB（扇区）
64KB
128KB
256KB
N
wec 每个存储体的写入/擦除周期((4))
retention 数据保持持续时间(TJ = 85oC)
周期
年
20
t
(1) 编程时间是最大器件频率下的值。编程时间包括闪存状态机的开销，但不包括将以下内容传输到RAM 的时间：
•使用闪存API 对闪存进行编程的代码
•闪存API 本身
•要编程的闪存数据
换言之，此表中显示的时间是指器件RAM 中的所有必需代码/数据都变为可用状态并准备好进行编程之后的
相应时间。所用JTAG 调试探头的速度对传输时间有显著影响。
编程时间的计算以在指定的工作频率下一次编程144 位为基础。编程时间包含CPU
对编程的验证。写入/擦除(W/E) 循环不会缩短编程时间，但会缩短擦除时间。
擦除时间包括由CPU 对编程的验证，不涉及任何数据传输。
(2) 擦除时间包含CPU 对擦除的验证。
(3) 当器件从TI 出货时，片上闪存存储器处于一个被擦除状态。这样，当首次编辑器件时，在编程前无需擦除闪存存储器。然而，对于所有
随后的编程操作，需要执行擦除操作。
(4) 存储体和扇区写入/擦除周期的总和不能超过此数字。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
81
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.11.5 仿真/JTAG
JTAG（IEEE 标准 1149.1-1990 标准测试访问端口和边界扫描架构）端口有四个专用引脚：TMS、TDI、TDO 和
TCK。cJTAG（针对简化引脚和增强功能测试访问端口以及边界扫描架构的IEEE 标准1149.7-2009）端口，是一
个只需要两个引脚（TMS 和 TCK）的紧凑型 JTAG 接口，此接口可实现多路复用为传统 GPIO35 (TDI) 和
GPIO37 (TDO) 引脚的其他器件功能。
通常情况下，当 MCU 目标和 JTAG 接头之间的距离小于 6 英寸 (15.24cm)，并且 JTAG 链上没有其他器件时，
JTAG 信号上不需要缓冲器。否则，每个信号都应被缓冲。此外，对于大多数 10MHz 下的 JTAG 调试探针操作，
JTAG 信号上不需要串联电阻器。但是，如果需要高仿真速度（35MHz 左右），则应在每个 JTAG 信号上串联
22Ω电阻。
JTAG 调试探针头的 PD（电源检测）引脚应连接到电路板 3.3V 电源。接头 GND 引脚应连接至电路板接地。
TDIS（电缆断开感应）也应连接至电路板接地。JTAG 时钟应从接头TCK 输出引脚环回到接头的RTCK 输入引脚
（以通过 JTAG 调试探针检测时钟连续性）。此 MCU 不支持 14 引脚和 20 引脚仿真接头上的 EMU0 和 EMU1
信号。这些信号应始终通过一对2.2kΩ至4.7kΩ（取决于调试器端口的驱动强度）的板载上拉电阻在仿真接头处
上拉。通常使用2.2kΩ的阻值。
接头引脚 RESET 是JTAG 调试探针接头的开漏输出，通过JTAG 调试探针命令使电路板元件复位（仅通过20 引
脚接头可用）。图6-22 展示了如何将14 引脚JTAG 接头连接到MCU 的JTAG 端口信号图6-23 展示了如何连接
到20 引脚JTAG 接头。20 引脚JTAG 接头引脚EMU2、EMU3 和EMU4 未使用，应接地。
有关硬件断点和观察点的更多信息，请参阅CCS 中C2000 器件的硬件断点和观察点。
有关JTAG 仿真的更多信息，请参阅XDS 目标连接指南。
备注
JTAG 测试数据输入 (TDI) 是引脚的默认多路复用器选择。默认情况下，内部上拉处于禁用状态。如果
此引脚被用作 JTAG TDI，应该启用内部上拉电阻器或在电路板上增加一个外部上拉电阻器来避免悬空
输入。在cJTAG 选项中，此引脚可用作GPIO。
JTAG 测试数据输出 (TDO) 是引脚的默认多路复用器选择。默认情况下，内部上拉处于禁用状态。当没
有 JTAG 活动时，TDO 函数将处于三态条件，使此引脚悬空。应启用内部上拉或在电路板上添加外部
上拉，以避免GPIO 输入悬空。在cJTAG 选项中，此引脚可用作GPIO。
Copyright © 2023 Texas Instruments Incorporated
82
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
Distance between the header and the target
should be less than 6 inches (15.24 cm).
3.3 V
2.2 kΩ
2
1
TMS
TMS
TRST
3.3 V
10 kΩ
TDI(A)
TDI
TDIS
KEY
3
5
4
GND
MCU
3.3 V
10 kΩ
100 Ω
6
3.3 V
PD
TDO(A)
TDO
RTCK
TCK
EMU0
GND
GND
GND
EMU1
7
8
9
10
12
14
11
13
TCK
4.7 kΩ
4.7 kΩ
3.3 V
A. cJTAG 选项不需要TDI 和TDO 连接，这些引脚可用作GPIO。
3.3 V
图6-22. 连接到14 引脚JTAG 接头
Distance between the header and the target
should be less than 6 inches (15.24 cm).
3.3 V
2.2 kΩ
3.3 V
10 kΩ
3.3 V
10 kΩ
2
1
TMS
TMS
TRST
TDI(A)
TDI
TDIS
KEY
GND
3
5
4
MCU
100 Ω
6
3.3V
PD
TDO(A)
TCK
TDO
GND
GND
GND
EMU1
GND
EMU3
GND
7
8
9
10
12
14
16
18
20
RTCK
TCK
11
13
15
17
19
Ω
4.7 kΩ
4.7 k
3.3 V
EMU0
RESET
EMU2
EMU4
3.3 V
Open
Drain
A low pulse from the JTAG debug probe
can be tied with other reset sources
to reset the board.
GND
GND
A. cJTAG 选项不需要TDI 和TDO 连接，这些引脚可用作GPIO。
图6-23. 连接到20 引脚JTAG 接头
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
83
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.11.5.1 JTAG 电气数据和时序
6.11.5.1.1 JTAG 时序要求
编号
最小值
最大值
单位
1
tc(TCK)
66.66
ns
周期时间，TCK
1a
1b
tw(TCKH)
26.66
ns
ns
脉冲持续时间，TCK 高电平（tc 的40%）
脉冲持续时间，TCK 低电平（tc 的40%）
TDI 有效至TCK 高电平的输入设置时间
TMS 有效至TCK 高电平的输入设置时间
从TCK 高电平至TDI 有效的输入保持时间
从TCK 高电平至TMS 有效的输入保持时间
tw(TCKL)
26.66
tsu(TDI-TCKH)
tsu(TMS-TCKH)
th(TCKH-TDI)
th(TCKH-TMS)
7
7
7
7
3
4
ns
ns
6.11.5.1.2 JTAG 开关特征
在推荐的工作条件下（除非另有说明）
编号
参数
最小值
最大值
单位
2
td(TCKL-TDO)
6
20
ns
TCK 低电平到TDO 有效的延迟时间
6.11.5.1.3 JTAG 时序图
1
1a
1b
TCK
TDO
2
3
4
TDI/TMS
图6-24. JTAG 时序
Copyright © 2023 Texas Instruments Incorporated
84
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.11.5.2 cJTAG 电气数据和时序
6.11.5.2.1 cJTAG 时序要求
编号
最小值
最大值
单位
1
tc(TCK)
100
ns
周期时间，TCK
1a
1b
tw(TCKH)
40
40
7
ns
ns
ns
ns
ns
ns
脉冲持续时间，TCK 高电平（tc 的40%）
脉冲持续时间，TCK 低电平（tc 的40%）
TMS 有效至TCK 高电平的输入设置时间
输入设置时间，TMS 有效至TCK 低电平
从TCK 高电平至TMS 有效的输入保持时间
输入保持时间，从TCK 低电平至TMS 有效
tw(TCKL)
tsu(TMS-TCKH)
tsu(TMS-TCKL)
th(TCKH-TMS)
th(TCKL-TMS)
3
4
7
2
2
6.11.5.2.2 cJTAG 开关特性
在建议运行条件下测得（除非另有说明）
编号
参数
最小值
最大值
单位
2
5
td(TCKL-TMS)
6
20
ns
延迟时间，TCK 低电平到TMS 有效的时间
延迟时间，TCK 高电平到TMS 禁用的时间
tdis(TCKH-TMS)
20
ns
6.11.5.2.3 cJTAG 时序图
1
1a
1b
2
3
3
4
4
5
TCK
TMS
TMS Input
TMS Output
TMS Input
图6-25. cJTAG 时序
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
85
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.11.6 GPIO 电气数据和时序
外设信号与通用输入/输出(GPIO) 信号多路复用。复位时，GPIO 引脚配置为输入。对于特定的输入，用户还能选
择输入限定周期的数量来滤除不必要的噪声干扰。
GPIO 模块包含输出 X-BAR，其允许将各种内部信号路由到 GPIO 多路复用器位置中的 GPIO 上，并表示为
OUTPUTXBARx。GPIO 模块还包含输入 X-BAR，用于将来自任何 GPIO 输入的信号路由到不同的 IP 块，例如
ADC、eCAP、ePWM 和外部中断。有关更多详细信息，请参阅 TMS320F280013x 实时微控制器技术参考手册
中的“X-BAR”一章。
6.11.6.1 GPIO - 输出时序
6.11.6.1.1 通用输出开关特征
在推荐的工作条件下（除非另有说明）
参数
上升时间，GPIO 从低电平切换至高电平
下降时间，GPIO 从高电平切换至低电平
切换频率，GPIO 引脚
最小值
最大值
单位
tr(GPO)
tf(GPO)
tfGPO
6((1))
ns
所有GPIO
所有GPIO
6((1))
50
ns
MHz
(1) 上升时间和下降时间随负载而变化。这些值假定负载为6pF。
6.11.6.1.2 通用输出时序图
GPIO
tr(GPO)
tf(GPO)
图6-26. 通用输出时序
Copyright © 2023 Texas Instruments Incorporated
86
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.11.6.2 GPIO - 输入时序
6.11.6.2.1 通用输入时序要求
最小值
最大值
单位
周期
周期
周期
周期
周期
QUALPRD=0
1tc(SYSCLK)
tw(SP)
采样周期
2tc(SYSCLK)*QUALPRD
tw(SP)*(n(1)-1)
QUALPRD≠0
tw(IQSW)
输入限定符采样窗口
脉冲持续时间，GPIO 低电平/高电平
2tc(SYSCLK)
同步模式
(2)
tw(GPI)
tw(IQSW) + tw(SP) + 1tc(SYSCLK)
带输入限定符
(1) “n”代表由GPxQSELn 寄存器定义的合格样片的数量。
(2) 对于tw(GPI)，对低电平有效信号在VIL 至VIL 之间测量脉宽，而高电平有效信号，在VIH 至VIH 之间测量脉宽。
6.11.6.2.2 采样模式
(A)
GPIO Signal
GPxQSELn = 1,0 (6 samples)
1
1
0
0
0
0
0
0
0
1
0
0
0
1
1
1
1
1
1
1
1
1
tw(SP)
Sampling Period determined
by GPxCTRL[QUALPRD](B)
tw(IQSW)
(SYSCLK cycle * 2 * QUALPRD) * 5(C)
Sampling Window
SYSCLK
QUALPRD = 1
(SYSCLK/2)
(D)
Output From
Qualifier
A. 输入限定符将忽略此短时脉冲波干扰。QUALPRD 位字段指定了限定采样周期。该位字段可以在00 至0xFF 之间变化。如果
QUALPRD=00，那么采样周期为1 个SYSCLK 周期。对于任何其他的“n”值，限定采样周期为2n SYSCLK 周期（也就是说，在每2n
个SYSCLK 周期上，GPIO 引脚将被采样）。
B. 通过GPxCTRL 寄存器选择的限定周期会应用于包含8 个GPIO 引脚的组。
C. 此限定块可取3 个或者6 个样片。GPxQSELn 寄存器选择使用哪种采样模式。
D. 在所示的示例中，为了使限定器检测到变化，输入应该在10 个SYSCLK 周期或者更长周期内保持稳定。换句话说，输入应该在(5 ×
QUALPRD × 2) 个SYSCLK 周期内保持稳定。这将确保有5 个采样周期用于检测。由于外部信号是异步驱动的，因此13 SYSCLK 宽的
脉冲确保了可靠的识别。
图6-27. 采样模式
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
87
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.11.6.3 输入信号的采样窗口宽度
下述小节总结了各种输入限定符配置下的输入信号的采样窗口宽度。
采样频率表明相对于SYSCLK 对信号进行采样的频率。
如果QUALPRD ≠0，采样频率= SYSCLK/(2 × QUALPRD)
如果QUALPRD=0，则采样频率= SYSCLK
如果QUALPRD≠0，则采样周期= SYSCLK 周期× 2 × QUALPRD
在上面的等式中，SYSCLK 周期表示SYSCLK 的时间周期。
如果QUALPRD=0，则采样周期= SYSCLK 周期
在给定的采样窗口中，采取输入信号的 3 个或者 6 个样片来确定信号的有效性。这是由写入到 GPxQSELn 寄存
器的值确定的。
情况1：
使用3 个样片进行限定
如果QUALPRD≠0，则采样窗口宽度=（SYSCLK 周期x 2 x QUALPRD）× 2
如果QUALPRD=0，则采样窗口宽度=（SYSCLK 周期）x 2
情况2：
使用6 个样片进行限定
如果QUALPRD≠0，则采样窗口宽度=（SYSCLK 周期x 2 x QUALPRD）× 5
如果QUALPRD=0，则采样窗口宽度=（SYSCLK 周期）x 5
SYSCLK
GPIOxn
tw(GPI)
图6-28. 通用输入时序
Copyright © 2023 Texas Instruments Incorporated
88
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.11.7 中断
C28x CPU 有 14 条外设中断线路，其中两条（INT13 和 INT14）分别直接连接到 CPU 计时器 1 和 2。其余 12
条通过增强型外设中断扩展 (ePIE) 模块连接到外设中断信号。ePIE 将多达 16 个外设中断多路复用到每条 CPU
中断线路中。它还会扩展矢量表以允许每个中断都有自己的ISR。这使得CPU 能够支持大量外设。
中断路径分为三级：外设、ePIE 和 CPU。每一级都有其自身的使能和标志寄存器。该系统允许 CPU 处理一个中
断并让其他中断挂起，在软件中实施嵌套中断并确定其优先级，以及在某些关键任务期间禁用中断。
图6-29 所示为该器件的中断架构。
TINT0
TIMER0
LPMINT
WDINT
LPM Logic
WD
WAKEINT
NMI module
NMI
CPU
INPUTXBAR4
XINT1 Control
INPUTXBAR5
INPUTXBAR6
INPUTXBAR13
INPUTXBAR14
XINT2 Control
XINT3 Control
XINT4 Control
XINT5 Control
GPIO0
to
GPIOx
ePIE
INT1
to
INT12
Input
X-BAR
TIMER1
TIMER2
INT13
INT14
Peripherals
See ePIE Table
图6-29. 器件中断架构
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
89
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.11.7.1 外部中断(XINT) 电气数据和时序
有关输入限定符参数的说明，请参阅“通用输入时序要求”表。
6.11.7.1.1 外部中断时序要求
最小值
2tc(SYSCLK)
最大值
单位
周期
周期
同步
tw(INT)
脉冲持续时间，INT 输入低电平/高电平
tw(IQSW) + tw(SP) + 1tc(SYSCLK)
带限定符
6.11.7.1.2 外部中断开关特性
在建议运行条件下测得（除非另有说明）
参数
最小值
最大值
单位
周期
延时时间，INT 低电平/高电平到中断矢量获取(1)
td(INT)
tw(IQSW) + 14tc(SYSCLK)
tw(IQSW) + tw(SP) + 14tc(SYSCLK)
(1) 这是假设ISR 是在单周期存储器中。
6.11.7.1.3 外部中断时序
tw(INT)
XINT1, XINT2, XINT3,
XINT4, XINT5
td(INT)
Address bus
(internal)
Interrupt Vector
图6-30. 外部中断时序
Copyright © 2023 Texas Instruments Incorporated
90
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.11.8 低功率模式
该器件具有停机、空闲和待机三种时钟门控低功耗模式。
有关所有低功耗模式的更多详细信息以及进入和退出过程，请参阅TMS320F280013x 实时微控制器技术参考手册
的“低功耗模式”一节。
6.11.8.1 时钟门控低功耗模式
该器件上的空闲和停机模式与其他 C28x 器件上的类似。表 6-10 描述了进入任何一种时钟门控低功耗模式时对系
统的影响。
表6-10. 时钟门控低功耗模式对器件的影响
模块/
时钟域
HALT
IDLE（闲置）
待机
SYSCLK
CPUCLK
运行
门控
运行
门控
门控
门控
门控
门控
门控
连接到PERx.SYSCLK 的模
块的时钟
WDCLK
PLL
运行
供电
供电
供电
供电
供电
运行
供电
供电
供电
供电
供电
如果CLKSRCCTL1.WDHALTI = 0，则进行门控
软件必须在进入HALT 之前关闭PLL。
如果CLKSRCCTL1.WDHALTI = 0，则断电
如果CLKSRCCTL1.WDHALTI = 0，则断电
供电
INTOSC1
INTOSC2
闪存(1)
XTAL(2)
供电
(1) 在任何LPM 下，闪存模块不会由硬件断电。如果应用需要，可使用软件将其断电。要了解更多信息，请参阅TMS320F280013x 实时
微控制器技术参考手册中“系统控制”一章的“闪存和OTP 存储器”部分。
(2) 在任何LPM 下，XTAL 不会由硬件断电。它可以通过软件将XTALCR.OSCOFF 位设置为1 来断电。如果不需要XTAL，可以在应用期
间的任何时间完成此操作。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
91
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.11.8.2 低功耗模式唤醒时序
有关输入限定符参数的说明，请参阅“通用输入时序要求”表。
6.11.8.2.1 空闲模式时序要求
最小值 最大值
单位
周期
2tc(SYSCLK)
无输入限定符
tw(WAKE)
脉冲持续时间，外部唤醒信号
2tc(SYSCLK) + tw(IQSW)
带输入限定符
6.11.8.2.2 空闲模式开关特性
在推荐的运行条件下测得（除非另有说明）
参数
测试条件
无输入限定符
最小值
最大值 单位
40tc(SYSCLK)
40tc(SYSCLK) + tw(WAKE)
周期
周期
周期
周期
来自闪存（活动状态）
来自RAM
带输入限定符
无输入限定符
带输入限定符
延迟时间，外部唤醒信号到程序执行重新开
td(WAKE-IDLE)
始的时间(1)
25tc(SYSCLK)
25tc(SYSCLK) + tw(WAKE)
(1) 这个时间是在IDLE 指令之后立即开始指令执行的时间。ISR（由唤醒信号触发）的执行涉及额外延迟。
6.11.8.2.3 空闲进入和退出时序图
td(WAKE-IDLE)
Address/Data
(internal)
XCLKOUT
tw(WAKE)
WAKE(A)
A. WAKE 可以是任何启用的中断、WDINT 或XRSn。IDLE 指令执行后，在唤醒信号生效前需要5 个OSCCLK 周期（最少）的延迟。
图6-31. 空闲进入和退出时序图
Copyright © 2023 Texas Instruments Incorporated
92
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.11.8.2.4 待机模式时序要求
最小值 最大值
3tc(OSCCLK)
单位
周期
QUALSTDBY = 0 | 2tc(OSCCLK)
QUALSTDBY > 0 |
脉冲持续时间，外部唤醒信
号
tw(WAKE-INT)
(2 + QUALSTDBY) * tc(OSCCLK)
(1)
(2 + QUALSTDBY)tc(OSCCLK)
(1) QUALSTDBY 是LPMCR 寄存器中的一个6 位字段。
6.11.8.2.5 待机模式开关特征
在推荐的工作条件下（除非另有说明）
参数
测试条件
最小值
最大值 单位
IDLE 指令被执行到XCLKOUT 停止的延迟时
间
td(IDLE-XCOS)
16tc(INTOSC1)
周期
从闪存唤醒
（闪存模块处于活动
状态）
td(WAKE-STBY)
175tc(SYSCLK) + tw(WAKE-INT)
3tc(OSC) + 15tc(SYSCLK) + tw(WAKE-INT)
周期
周期
延迟时间，外部唤醒信号到程序执行重新开始
的时间(1)
td(WAKE-STBY)
从RAM 唤醒
(1) 这个时间是在IDLE 指令之后立即开始指令执行的时间。ISR（由唤醒信号触发）的执行涉及额外延迟。
6.11.8.2.6 待机模式进入和退出时序图
(C)
(F)
(A)
(B)
(D)(E)
(G)
Device
Status
STANDBY
STANDBY
Normal Execution
Flushing Pipeline
Wake-up
Signal
tw(WAKE-INT)
td(WAKE-STBY)
OSCCLK
XCLKOUT
td(IDLE-XCOS)
A. 执行空闲指令将器件置于待机模式。
B. LPM 块响应待机信号，SYSCLK 在关闭之前最多保持16 个INTOSC1 时钟周期。此延迟使CPU 流水线和其他待处理的操作能够正确刷
新。
C. 外设的时钟被关闭。然而，PLL 和看门狗并未关闭。此器件现在处于待机模式。IDLE 指令执行后，在唤醒信号生效前需要5 个OSCCLK
周期（最小值）的延迟。
D. 外部唤醒信号被驱动为有效。
E. 馈送到GPIO 引脚的唤醒信号必须符合最小脉冲宽度要求。此外，此信号不能有毛刺。如果噪声信号馈送到GPIO 引脚，器件的唤醒行为
将是不确定的并且在随后的唤醒脉冲中器件可能不会退出低功耗模式。
F. 在延迟周期后，退出待机模式。
G. 正常执行重新开始。器件将响应中断（如果启用）。
图6-32. 待机模式进入和退出时序图
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
93
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.11.8.2.7 停机模式时序要求
最小值
最大值
单位
周期
周期
脉冲持续时间，GPIO 唤醒信号(1)
tw(WAKE-GPIO)
toscst + 2tc(OSCCLK)
脉冲持续时间，XRS 唤醒信号(1)
tw(WAKE-XRS)
toscst + 8tc(OSCCLK)
(1) 对于将X1/X2 用于OSCCLK 的应用，用户必须表征其特定的振荡器启动时间，因为它取决于器件外部的电路/布局。要了解更多信息，
请参阅晶体振荡器(XTAL) 部分。对于使用INTOSC1 或INTOSC2 作为OSCCLK 的应用，请参阅“内部振荡器”部分，了解toscst。振
荡器启动时间不适用于在X1 引脚上使用单端晶振的应用，因为它由器件外部供电。
6.11.8.2.8 停机模式开关特征
在推荐的工作条件下（除非另有说明）
参数
最小值
最大值
单位
周期
td(IDLE-XCOS)
16tc(INTOSC1)
IDLE 指令被执行到XCLKOUT 停止的延迟时间
延迟时间，外部唤醒信号结束到CPU1 程序执行重新开
始的时间
td(WAKE-HALT)
周期
75tc(OSCCLK)
75tc(OSCCLK)
从闪存唤醒- 闪存模块处于活动状态
从RAM 唤醒
Copyright © 2023 Texas Instruments Incorporated
94
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.11.8.2.9 停机模式进入和退出时序图
(C)
(F)
(A)
(B)
(D)(E)
HALT
(G)
Device
Status
HALT
Flushing Pipeline
Normal
Execution
GPIOn
td(WAKE-HALT)
tw(WAKE-GPIO)
OSCCLK
Oscillator Start-up Time
XCLKOUT
td(IDLE-XCOS)
A. 执行IDLE 指令以将器件置于停机模式。
B. LPM 块响应HALT 信号，SYSCLK 在关闭之前最多保持16 个INTOSC1 时钟周期。此延迟使CPU 流水线和其他待处理的操作能够正确
刷新。
C. 到外设的时钟被关闭并且PLL 被关断。如果一个石英晶振或者陶瓷谐振器被用作时钟源，内部振荡器也被关断。器件现在处于停机模
式，并且功耗非常低。可以在停机模式中保持内部振荡器（INTOSC1 和INTOSC2）以及看门狗处于活动中。为实现这一点，需要向
CLKSRCCTL1.WDHALTI 写入1。IDLE 指令执行后，在唤醒信号生效前需要5 个OSCCLK 周期（最少）的延迟。
D. 当GPIOn 引脚（用于使器件脱离HALT 模式）被驱动为低电平时，振荡器被打开并且振荡器唤醒序列被启动。只有当振荡器稳定时，
GPIO 才应被驱动为高电平。这使得在PLL 锁序列期间提供洁净的时钟信号。由于GPIO 引脚的下降沿会以异步方式开始唤醒过程，因
此在进入停机模式之前和在此模式期间，应该注意保持低噪声环境。
E. 馈送到GPIO 引脚的唤醒信号必须符合最小脉冲宽度要求。此外，此信号不能有毛刺。如果噪声信号馈送到GPIO 引脚，器件的唤醒行为
将是不确定的并且在随后的唤醒脉冲中器件可能不会退出低功耗模式。
F. 当内核的CLKIN 已启用时，器件将在一些延迟后响应中断（如果已启用）。现在退出停机模式。
G. 恢复正常运行。
H. 用户必须在停机唤醒时重新锁定PLL，以确保稳定的PLL 锁定。
图6-33. 停机模式进入和退出时序图
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
95
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.12 模拟外设
本节介绍了模拟子系统模块。
该器件上的模拟模块包括模数转换器 (ADC)、温度传感器、比较器子系统 (CMPSS) 和 Lite 比较器子系统型号
(CMPSS)。
模拟子系统具有以下特性：
• 灵活的电压基准
– ADC 以VREFHI 和VSSA 引脚为基准
• VREFHI 引脚电压可由外部驱动或由内部带隙电压基准生成。
• 内部电压基准范围可选为0V 至3.3V 或0V 至2.5V
– 比较器DAC 以VDDA 和VSSA 为基准
• 灵活地使用引脚
– 比较器子系统输入和数字输入(AIO)/输出(AGPIO) 与ADC 输入进行多路复用
– 低比较器DAC (CMPx_DACL) 可选择性输出到多路复用ADC 引脚供外部使用（不能与CMPSS 比较功能
同时使用，仅在某些CMPSS 实例中可用）
– 内部连接到所有ADC 上的VREFLO，用于偏移量自校准
图 6-34 展示了所有封装的模拟子系统方框图。图 6-35 展示了模拟组连接。节 6.12.1 列出了模拟引脚和内部连
接。节6.12.2 列出了模拟信号的说明。
NOTE: VREFHI internally ed to VDDA on 32-pin package
(48/64-pin) VREFHI
(48/64-pin) VREFLO
Comparator Subsystem 1
Digital
CMP1_HP
CMP1_HN
NOTE: VREFLO internally ed to VSSA on 32-pin package
CTRIP1H
Filter
VDDA
CTRIPOUT1H
Reference Circuit
ANAREFSEL
CMP1_DACL
DAC12
DAC12
Misc. Analog
CTRIP1L
Digital
Filter
CMP1_LN
CMP1_LP
CTRIPOUT1L
Temp Sensor
(C12)
Vref
REFLO
CMPSS_LITE 2
CMP2_HP
CMP2_HN
CTRIP2H
Digital
Filter
VDDA
CTRIPOUT2H
HPMXSEL4/
HPMXSEL2/
HPMXSEL0/
/LPMXSEL4/
/LPMXSEL2/
/LPMXSEL0/
A1
A6
A2/C9
A11/C0
A15/C7
REFHI
DAC12
DAC12
ADC Inputs
A0 to A20
CTRIP2L
Digital
Filter
HPMXSEL1/HNMXSEL1/LPMXSEL1/LNMXSEL1
HPMXSEL3/HNMXSEL0/LPMXSEL3/LNMXSEL0
ADC-A
12-bits
CMP2_LN
CMP2_LP
CTRIPOUT2L
AGPIO
AIO
CMPSS1 Input MUX
CMPSS_LITE 3
REFLO
CMP3_HP
CMP3_HN
CTRIP3H
Digital
Filter
HPMXSEL3/HNMXSEL0/LPMXSEL3/LNMXSEL0
A10/C10
VDDA
CTRIPOUT3H
HPMXSEL2/
HPMXSEL0/
/LPMXSEL2/
/LPMXSEL0/
A9/C8
A4/C14
A12/C1
A8/C11
DAC12
DAC12
HPMXSEL1/HNMXSEL1/LPMXSEL1/LNMXSEL1
HPMXSEL4/
/LPMXSEL4/
CTRIP3L
Digital
Filter
AGPIO
AIO
CMP3_LN
CMP3_LP
CTRIPOUT3L
CMPSS2 Input MUX
HPMXSEL0/
CMPSS_LITE 4
/LPMXSEL0/
C6
A3/C5
A14/C4
A5/C2
A0/C15/CMP1_DACL
CMP4_HP
CMP4_HN
HPMXSEL3/HNMXSEL0/LPMXSEL3/LNMXSEL0
HPMXSEL4/ /LPMXSEL4/
HPMXSEL1/HNMXSEL1/LPMXSEL1/LNMXSEL1
CTRIP4H
Digital
Filter
VDDA
CTRIPOUT4H
HPMXSEL2/
/LPMXSEL2/
DAC12
DAC12
AGPIO
AIO
CTRIP4L
REFHI
Digital
Filter
CMP4_LN
CMP4_LP
CMPSS3 Input MUX
HPMXSEL0/
ADC Inputs
C0 to C20
CTRIPOUT4L
ADC-C
12-bits
/LPMXSEL0/
HPMXSEL3/HNMXSEL0/LPMXSEL3/LNMXSEL0
HPMXSEL2/
HPMXSEL4/
/LPMXSEL2/
/LPMXSEL4/
REFLO
HPMXSEL1/HNMXSEL1/LPMXSEL1/LNMXSEL1
A7/C3
AGPIO
AIO
CMPSS
Inputs
CMPSS4 Input MUX
A16/C16
(64-pin) A17/C17
(64-pin) A18/C18
(48/64-pin) A19/C19
(48/64-pin) A20/C20
AGPIO
图6-34. 模拟子系统方框图
Copyright © 2023 Texas Instruments Incorporated
96
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
CMPSSx/CMPSSx_LITE
Input MUX
CMPxHPMX
CMPx_HP0
0
CMPx_HP1
1
CMPx_HP2
2
3
CMPx_HP
CMPx_HP3
CMPx_HP4
4
CMPxHNMX
CMPxLNMX
CMPx_HN0
CMPx_HN1
0
1
CMPx_HN
CMPx_LN
CMPx_LN0
CMPx_LN1
0
1
CMPxLPMX
CMPx_LP0
CMPx_LP1
CMPx_LP2
CMPx_LP3
CMPx_LP4
0
1
2
3
CMPx_LP
4
Gx_ADCA
Gx_ADCA
AIO or AGPIO
Gx_ADCC
Gx_ADCC
AIO or AGPIO
注意：AIO 仅支持数字输入模式。
图6-35. 模拟组连接
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
97
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.12.1 模拟引脚和内部连接
表6-11. 模拟引脚和内部连接
ADC
引脚/封装
比较器子系统（多路复用器）
AIO 输入/
GPIO
DAC
引脚名称
64
高
正
高
负
低
正
低
负
48 QFP 48 QFN 32 QFN
A
C
QFP(5)
(4)
VREFHI
VREFLO
模拟组1
A6
16
12
13
12
13
-
-
(4)
17
A13
C13
CMP1
6
4(1)
6
4(1)
6
2(1)
4
A6
A2
-
CMP1 (HPMXSEL=2)
CMP1 (HPMXSEL=0)
CMP1 (LPMXSEL=2)
CMP1 (LPMXSEL=0)
CMP1 (LPMXSEL=3)
CMP1 (LPMXSEL=1)
CMP1 (LPMXSEL=4)
CMP2
GPIO228(3)
GPIO224(3)
AIO233
A2/C9
A15/C7
A11/C0
A1
9
C9
C7
C0
-
10
12
14
7(1)
8
7(1)
8
5(1)
6(1)
7(1)
A15
A11
A1
CMP1 (HPMXSEL=3)
CMP1 (HPMXSEL=1)
CMP1 (HPMXSEL=4)
CMP1 (HNMXSEL=0)
CMP1 (HNMXSEL=1)
CMP1 (LNMXSEL=0)
CMP1 (LNMXSEL=1)
AIO237
10
10
AIO232
模拟组2
A10/C10
模拟组3
C6
25
21
21
13(1)
A10
C10
CMP2 (HPMXSEL=3)
CMP2 (HNMXSEL=0)
CMP2 (LPMXSEL=3)
CMP3
CMP2 (LNMXSEL=0)
GPIO230(3)
7
8
4(1)
5
4(1)
5
2(1)
3
-
C6
C5
C4
C2
CMP3 (HPMXSEL=0)
CMP3 (HPMXSEL=3)
CMP3 (HPMXSEL=4)
CMP3 (HPMXSEL=1)
CMP3 (LPMXSEL=0)
CMP3 (LPMXSEL=3)
CMP3 (LPMXSEL=4)
CMP3 (LPMXSEL=1)
GPIO226(3)
GPIO242(3)
AIO239
A3/C5
A14/C4
A5/C2
A3
A14
A5
CMP3 (HNMXSEL=0)
CMP3 (HNMXSEL=1)
CMP3 (LNMXSEL=0)
CMP3 (LNMXSEL=1)
11
13
7(1)
9
7(1)
9
5(1)
6(1)
AIO244
CMP1_
DACL
A0/C15/CMP1_DACL
15
11
11
7(1)
A0
C15
CMP3 (HPMXSEL=2)
CMP3 (LPMXSEL=2)
AIO231
AIO245
CMP4
模拟组4
A7/C3
19
15
15
8(1)
A7
C3
CMP4 (HPMXSEL=1)
CMP4 (HNMXSEL=1)
CMP2 (HNMXSEL=1)
CMP4 (LPMXSEL=1)
CMP2/4
CMP4 (LNMXSEL=1)
CMP2 (LNMXSEL=1)
组合模拟组2/4
CMP2 (HPMXSEL=1)
CMP4 (HPMXSEL=2)
CMP2 (LPMXSEL=1)
CMP4 (LPMXSEL=2)
A12/C1
A8/C11
A4/C14
A9/C8
18
20
23
24
14
16
19
20
14
16
19
20
8(1)
9
A12
A8
C1
C11
C14
C8
AIO238
AIO241
CMP2 (HPMXSEL=4)
CMP4 (HPMXSEL=4)
CMP2 (LPMXSEL=4)
CMP4 (LPMXSEL=4)
CMP2 (HPMXSEL=0)
CMP4 (HPMXSEL=3)
CMP2 (LPMXSEL=0)
CMP4 (LPMXSEL=3)
12
A4
CMP4 (HNMXSEL=0)
CMP4 (LNMXSEL=0)
AIO225
CMP2 (HPMXSEL=2)
CMP4 (HPMXSEL=0)
CMP2 (LPMXSEL=2)
CMP4 (LPMXSEL=0)
13(1)
A9
GPIO227(3)
其他模拟
温度传感器(2)
A16/C16
-
-
2
-
-
2
-
-
32
-
-
C12
C16
C17
C18
CMP2 (HPMXSEL=5)
2
A16
A17
A18
GPIO28(3)
GPIO20(3)
GPIO21(3)
A17/C17
27
28
A18/C18
-
-
-
Copyright © 2023 Texas Instruments Incorporated
English Data Sheet: SPRSP63
98
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
表6-11. 模拟引脚和内部连接(continued)
ADC
引脚/封装
比较器子系统（多路复用器）
AIO 输入/
GPIO
DAC
引脚名称
64
高
正
高
负
低
正
低
负
48 QFP 48 QFN 32 QFN
A
C
QFP(5)
A19/C19
A20/C20
29
30
23
24
22
23
-
-
A19
A20
C19
C20
GPIO13(3)
GPIO12(3)
(1) 信号与另一个信号在该封装上作为单个引脚接合在一起。
(2) 仅限内部连接；不连接到器件引脚。
(3) 这些模拟引脚上的GPIO 支持完整的数字输入和输出功能，称为AGPIO。默认情况下，AGPIO 处于未连接状态；也就是说，模拟和数字功能都被禁用。有关配置详细信息，请参阅ADC
引脚上的数字输入和输出(AGPIO) 部分。
(4) 在32 RHB 封装上，VREFHI 在内部连接到VDDA，而VREFLO 在内部连接到VSSA。
(5) 该列适用于64 PM 和具有VREGENZ 的64 PM (VPM) 型号。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
99
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.12.2 模拟信号说明
表6-12. 模拟信号说明
信号名称
说明
AIOx
ADC 引脚上的数字输入
ADC A 输入
ADC C 输入
Ax
Cx
CMPx_HNy
CMPx_HPy
CMPx_LNy
CMPx_LPy
比较器子系统高电平比较器负输入
比较器子系统高电平比较器正输入
比较器子系统低电平比较器负输入
比较器子系统低电平比较器正输入
CMPx_DACL
来自较低CMPSS DAC 的DAC 输出（可连接到外部引脚）
温度传感器
内部温度传感器
Copyright © 2023 Texas Instruments Incorporated
100 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.12.3 模数转换器(ADC)
此处所述的 ADC 模块是一个逐次逼近 (SAR) 型 ADC，具有 12 位分辨率。本节将转换器的模拟电路称为“内
核”，包括通道选择 MUX、采样保持 (S/H) 电路、逐次逼近电路、电压基准电路和其他模拟支持电路。转换器的
数字电路被称为“包装器”，包括用于可编程转换的逻辑、结果寄存器、模拟电路接口、外设总线接口、后处理
电路以及其他片上模块接口。
每个 ADC 模块都包含一个采样保持 (S/H) 电路。ADC 模块被设计成在同一个芯片上重复多次，从而实现多个
ADC 的同步采样或独立运行。ADC 包装器基于转换启动 (SOC)（请参阅TMS320F280013x 实时微控制器技术参
考手册中“模数转换器(ADC)”一章的“SOC 工作原理”一节）。
每个ADC 具有以下特性：
• 12 位分辨率
• 由VREFHI/VREFLO 设定的比例式外部基准
• 2.5V 或3.3V 的可选内部基准电压
• 单端信号模式
• 具有多达21 个通道的输入多路复用器
• 16 个可配置SOC
• 16 个可单独寻址的结果寄存器
• 多个触发源
– 软件立即启动
– 所有ePWM：ADCSOC A 或B
– GPIO XINT2
– CPU 计时器0/1/2
– ADCINT1/2
• 四个灵活的PIE 中断
• 突发模式触发选项
• 四个后处理块，每块具有：
– 饱和偏移量校准
– 设定点计算的误差
– 具有中断和ePWM 跳变功能的高电平、低电平和过零比较
– 触发至采样延迟采集
备注
并非每个通道都可以从所有ADC 输出引脚。请参阅“引脚配置和功能”部分以确定哪些通道可用。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 101
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
ADC 内核和ADC 包装器的方框图如图6-36 所示。
Analog-to-Digital Core
Analog-to-Digital Wrapper Logic
Input Circuit
CHSEL
SOCx (0-15)
[15:0]
[15:0]
[15:0]
SOC Arbitration
& Control
ACQPS
CHSEL
ADCIN0
ADCIN1
ADCIN2
ADCIN3
ADCIN4
ADCIN5
ADCIN6
ADCIN7
ADCIN8
ADCIN9
ADCIN10
ADCIN11
ADCIN12
...
0
1
2
3
4
5
6
7
8
ADCSOC
ADCCOUNTER
TRIGGER[15:0]
VIN
+
DOUT
VIN-
9
10
11
12
...
19
20
SOC Delay
Timestamp
Trigger
Timestamp
Converter
S/H Circuit
ADCIN19
ADCIN20
RESULT
-
+
ADCPPBxOFFCAL
saturate
+
ADCPPBxOFFREF
-
ADCPPBxRESULT
ADCEVT
NOTE: VREFHI internally tied to VDDA on 32-pin package
VREFHI
Event
Logic
CONFIG
ADCEVTINT
Bandgap
Reference Circuit
1.65-V Output
(3.3-V Range)
or
1
Post Processing Block (1-4)
Interrupt Block (1-4)
0
2.5-V Output
(2.5-V Range)
ADCINT1-4
VREFLO
NOTE: VREFLO internally tied to VSSA
on 32-pin package
Analog System Control
ANAREFSEL
ANAREFx2PSSEL
Reference Voltage Levels
图6-36. ADC 模块方框图
Copyright © 2023 Texas Instruments Incorporated
102 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.12.3.1 ADC 可配置性
一些 ADC 配置由 SOC 单独控制，而其他配置则由每个 ADC 模块全局控制。表 6-13 汇总了基本的 ADC 选项及
其可配置性级别。
表6-13. ADC 选项和配置级别
选项
时钟
可配置性
按照模块(1)
不可配置（仅限12 位分辨率）
不可配置（仅限单端信号模式）
对所有模块均为外部或内部
按照SOC(1)
分辨率
信号模式
基准电压源
触发源
按照SOC
转换后的通道
采集窗口持续时间
EOC 位置
突发模式
按照SOC(1)
按照模块
按照模块(1)
(1) 将这些值以不同方式写入不同的ADC 模块可能会导致ADC 异步工作。有关ADC 何时同步或异步运
行的指导，请参阅TMS320F280013x 实时微控制器技术参考手册中“模数转换器(ADC)”一章的
“确保同步运行”一节。
6.12.3.1.1 信号模式
ADC 支持单端信号模式。以VREFLO 为基准通过单个引脚(ADCINx) 对转换器的输入电压进行采样。
Pin Voltage
VREFHI
VREFHI
ADCINx
ADCINx
ADC
VREFHI/2
VREFLO
VREFLO
(VSSA)
Digital Output
2n - 1
ADC Vin
0
图6-37. 单端信号模式
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 103
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.12.3.2 ADC 电气数据和时序
备注
工作过程中，ADC 输入应保持低于 VDDA + 0.3V。如果ADC 输入超过此电平，器件内部的 VREF 可能
会受到干扰，这可能会影响使用相同VREF 的其他ADC 输入的结果。
备注
VREFHI 引脚必须保持低于 VDDA + 0.3V，以确保正常工作。如果 VREFHI 引脚超过此电平，可能会
激活阻塞电路，并且VREFHI 的内部值可能会在内部浮动至0V，从而导致ADC 转换不正确。
6.12.3.2.1 ADC 运行条件
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
60
单位
F2800137、F2800135、
5
5
F2800133
MHz
ADCCLK（源自PERx.SYSCLK）
F2800132
50
120MHz SYSCLK
F2800137、F2800135、
F2800133
4
引脚和AIO
120MHz SYSCLK
F2800137、F2800135、
F2800133
3.75
每秒百万次
采样
(MSPS)
采样率
引脚和AGPIO
100MHz SYSCLK
F2800132
引脚和AIO
3.45
3.33
100MHz SYSCLK
F2800132
引脚和AGPIO
75
90
Rs 为50Ω或更小，引脚与AIO
采样窗口持续时间（由ACQPS 和PERx.SYSCLK
设置）(1)
Rs 为50Ω或更小，引脚与
AGPIO
ns
75
内部VREFLO 连接
外部基准
VREFHI
2.4
VDDA
V
V
V
V
V
V
2.5 或3.0
1.65
内部基准电压= 3.3V 范围
内部基准电压= 2.5V 范围
封装= 32QFN
VREFHI(2)
2.5
VREFHI
VDDA
VDDA
VDDA
VSSA
VDDA
3.3
VREFLO
VSSA
VREFHI - VREFLO
2.4
0
内部基准电压= 3.3V 范围
内部基准电压= 2.5V 范围
外部基准
0
VREFLO
0
2.5
V
转换范围
VREFHI
VDDA(3)
封装= 32QFN
(1) 采样窗口还必须至少达到1 个ADCCLK 周期的长度，才能确保ADC 正确运行。
(2) 在内部基准模式下，基准电压由器件从VREFHI 引脚驱动。在此模式下，用户不应将电压驱动到引脚中。
(3) 在32QFN 封装中，VREFHI 在内部连接至VDDA，而VREFLO 在内部连接至VSSA。32QFN 封装不支持内部基准模式。
Copyright © 2023 Texas Instruments Incorporated
104 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.12.3.2.2 ADC 特性
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
通用
120MHz SYSCLK
10.1
11 ADCCLK
ADCCLK 转换周期
500
µs
µs
外部基准模式
内部基准模式
5000
上电时间
在2.5V 和3.3V 范围之间切换时采用内部基准模
式。
5000
µs
VREFHI 输入电流(1)
内部基准电容值(2)
外部基准电容值(2)
直流特性
130
µA
µF
µF
2.2
2.2
45
5
–45
-5
内部基准电压
外部基准
LSB
增益误差
±3
±2
2
5
LSB
LSB
LSB
LSB
LSB
LSB
LSB
LSB
–5
偏移量误差
通道间增益误差(4)
通道间偏移量误差(4)
ADC 间增益误差(5)
ADC 间偏移量误差(5)
DNL 误差
2
4
所有ADC 的VREFHI 和VREFLO 都相同
所有ADC 的VREFHI 和VREFLO 都相同
2
±0.5
±1.0
1
2
1
>–1
-2
INL 误差
-1
ADC 间隔离
VREFHI = 2.5V，同步ADC
交流特性
68.8
60.1
VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自X1
SNR(3)
dB
VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自
INTOSC
THD(3)
VREFHI = 2.5V，fin = 100kHz
-80.6
79.2
68.5
dB
dB
SFDR(3)
VREFHI = 2.5V，fin = 100kHz
VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自X1
SINAD(3)
dB
VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自
INTOSC
60.0
11.0
11.0
VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自
X1，单个ADC
VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自
X1，同步ADC
ENOB(3)
位
VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自
X1，异步ADC
不支持
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 105
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.12.3.2.2 ADC 特性(continued)
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
VDD = 1.2V 直流+ 100mV
直流至正弦（1kHz 时）
60
VDD = 1.2V 直流+ 100mV
直流至正弦（300kHz 时）
57
60
57
PSRR
dB
VDDA = 3.3V 直流+ 200mV
直流至正弦（1kHz 时）
VDDA = 3.3V 直流+ 200mV
正弦（900kHz 时）
(1) 当ADC 输入大于VDDA 时，VREFHI 上的负载电流会增加。这会导致转换不准确。
(2) 最好使用封装尺寸为0805 或更小的陶瓷电容器。可接受高达±20% 的容差。
(3) 作为减少电容耦合和串扰的最佳实践的一部分，与ADC 输入和VREFHI 引脚相邻的引脚上的IO 活动已尽可能减少。
(4) 同一ADC 模块的所有通道之间的差异。
(5) 与其他ADC 模块相比的最坏情况变化。
6.12.3.2.3 ADC 输入模型
表6-14 和图6-38 给出了ADC 输入特性。
表6-14. 编辑模型参数
说明
基准模式
值
Cp
请参阅表6-15 至表6-18
寄生输入电容
采样开关电阻
全部
外部基准，2.5V 内部基准
3.3V 内部基准
500Ω
860Ω
12.5pF
7.5pF
50Ω
Ron
外部基准，2.5V 内部基准
3.3V 内部基准
Ch
Rs
采样电容器
标称源阻抗
全部
ADC
ADCINx
Rs
Switch
Ron
AC
Cp
Ch
VREFLO
图6-38. 输入模型
应将此输入模型与实际信号源阻抗配合使用，来确定采集窗口持续时间。要了解更多信息，请参阅
TMS320F280013x 实时微控制器技术参考手册中“模数转换器(ADC)”一章的“选择采集窗口持续时间”部分。
有关改进ADC 输入电路的建议，请参阅C2000 MCU 的ADC 输入电路评估应用报告。
表6-15. 64 引脚PM LQFP 的每通道寄生电容
Cp (pF)
ADC 通道
比较器已禁用
比较器已启用
A0/C15/CMP1_DACL
7.7
1.6
1.5
1.8
2.4
10.2
4.1
4
A1
A2/C9
A3/C5
A4/C14
4.3
4.9
Copyright © 2023 Texas Instruments Incorporated
106 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
表6-15. 64 引脚PM LQFP 的每通道寄生电容(continued)
Cp (pF)
ADC 通道
比较器已禁用
比较器已启用
A5/C2
A6
2
4.5
3.9
4.4
4.7
4.8
4.5
4.9
5.7
4.9
5.5
4.9
5.2
5.2
5.2
5.2
4.2
1.4
1.9
2.2
2.3
2
A7/C3
A8/C11
A9/C8
A10/C10
A11/C0
2.4
3.2
2.4
3
A12/C1
A14/C4/ADCINCAL
A15/C7
A16/C16
A17/C17
A18/C18
A19/C19
A20/C20
C6
2.4
2.7
2.7
2.7
2.7
1.7
表6-16. 48 引脚PT LQFP 的每通道寄生电容
Cp (pF)
ADC 通道
比较器已禁用
比较器已启用
A0/C15/CMP1_DACL
7.7
1.6
1.5
1.8
2.4
2
10.2
4.1
4
A1
A2/C9
A3/C5
4.3
4.9
4.5
8.1
4.4
4.7
4.8
4.5
4.9
5.7
10.4
4.9
5.2
5.2
A4/C14
A5/C2
A6/C6
3.1
1.9
2.2
2.3
2
A7/C3
A8/C11
A9/C8
A10/C10
A11/C0
2.4
3.2
5.4
2.4
2.7
2.7
A12/C1
A14/A15/C4/C7/ADCINCAL
A16/C16
A19/C19
A20/C20
表6-17. 48 引脚RGZ VQFN 的每通道寄生电容
Cp (pF)
ADC 通道
比较器已禁用
比较器已启用
A0/C15/CMP1_DACL
7.7
1.6
1.5
1.8
10.2
4.1
4
A1
A2/C9
A3/C5
4.3
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 107
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
表6-17. 48 引脚RGZ VQFN 的每通道寄生电容(continued)
Cp (pF)
ADC 通道
比较器已禁用
比较器已启用
A4/C14
A5/C2
2.4
2
4.9
4.5
8.1
4.4
4.7
4.8
4.5
4.9
5.7
10.4
4.9
5.2
5.2
A6/C6
3.1
1.9
2.2
2.3
2
A7/C3
A8/C11
A9/C8
A10/C10
A11/C0
2.4
3.2
5.4
2.4
2.7
2.7
A12/C1
A14/A15/C4/C7/ADCINCAL
A16/C16
A19/C19
A20/C20
表6-18. 32 引脚RHB VQFN 的每通道寄生电容
Cp (pF)
ADC 通道
比较器已禁用
比较器已启用
A0/A1/C15/CMP1_DACL
A2/C9
9.3
1.5
1.8
2.4
4.4
3.1
5.1
2.2
4.3
5.4
2.4
14.3
4
A3/C5
4.3
4.9
9.4
8.1
10.1
4.7
9.3
10.4
4.9
A4/C14
A5/C2/A11/C0
A6/C6
A7/C3/A12/C1
A8/C11
A9/C8/A10/C10
A14/A15/C4/C7/ADCINCAL
A16/C16
Copyright © 2023 Texas Instruments Incorporated
108 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.12.3.2.4 ADC 时序图
图6-39 展示了在下列假设下两个SOC 的ADC 转换时序：
• SOC0 和SOC1 配置为使用相同的触发器。
• 触发发生时，没有其他SOC 正在转换或挂起。
• 轮循指针处于使SOC0 首先转换的状态。
• ADCINTSEL 配置为在SOC0 的转换结束时设置一个ADCINT 标志（该标志是否传播到CPU 以引起中断由
PIE 模块中的配置决定）。
表6-19 列出了ADC 时序参数的说明。表6-20 列出了ADC 时序。
Sample n
Input on SOC0.CHSEL
Input on SOC1.CHSEL
Sample n+1
ADC S+H
SOC0
SOC1
SYSCLK
ADCCLK
ADCTRIG
ADCSOCFLG.SOC0
ADCSOCFLG.SOC1
ADCRESULT0
Sample n
(old data)
(old data)
ADCRESULT1
Sample n+1
ADCINTFLG.ADCINTx
tSH
tLAT
tEOC
tINT
图6-39. ADC 时序
表6-19. ADC 时序参数说明
参数
说明
S+H 窗口的持续时间。
在该窗口结束时，S+H 电容器上的值则变为待转换成数字值的电压。持续时间由(ACQPS + 1) 个SYSCLK 周期计算得
出。ACQPS 可以为每个SOC 单独配置，因此对于不同的SOC，tSH 不一定相同。
tSH
注意：无论器件时钟设置如何，S+H 电容器上的值均在S+H 窗口结束前大约5ns 时被采集。
从S+H 窗口结束到ADC 结果锁存到ADCRESULTx 寄存器的时间。
tLAT
如果在此时间之前读取ADCRESULTx 寄存器，返回的是之前的转换结果。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 109
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
表6-19. ADC 时序参数说明(continued)
参数
说明
tEOC
从S+H 窗口结束到下一个ADC 转换的S+H 窗口可以开始的时间。后续采样可以在锁存转换结果之前开始。
从S+H 窗口结束到设置ADCINT 标志（如果已配置）的时间。
如果ADCCTL1 寄存器中的INTPULSEPOS 位被置位，tINT 将与转换结束(EOC) 信号相一致。
如果INTPULSEPOS 位为0，tINT 将与S+H 窗口的结束相一致。如果tINT 触发读取ADC 结果寄存器（通过触发读取结
果的ISR 来读取），必须注意确保读取发生在结果锁存之后（否则，读取的是之前的结果）。
tINT
如果INTPULSEPOS 位为0，并且ADCINTCYCLE 寄存器中的OFFSET 字段不为0，则在设置ADCINT 标志之前会有
OFFSET SYSCLK 周期的延迟。此延迟可用于在采样准备就绪时进入ISR。
表6-20. 12 位模式下的ADC 时序
ADCCLK 预分频
SYSCLK 周期
ADCCTL2
预分频
tINT
tINT
(Late)
(1)
tEOC
tLAT
预分频比
(Early)(2)
0
2
1
2
3
4
5
6
7
8
11
21
31
41
51
61
71
81
13
0
0
0
0
0
0
0
0
11
21
31
41
51
61
71
81
23
34
44
55
65
76
86
4
6
8
10
12
14
(1) 请参阅TMS320F280013x 实时MCU 器件勘误表中的“ADC：DMA 读取过时结果”公告。
(2) 默认情况下，如果INTPULSEPOS 为0，则tINT 在S+H 窗口后的一个SYSCLK 周期内发生。这可以通过写入ADCINTCYCLE 寄存器
的OFFSET 字段来改变。
Copyright © 2023 Texas Instruments Incorporated
110
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.12.4 温度传感器
6.12.4.1 温度传感器电气数据和时序
温度传感器可用于测量器件结温。温度传感器通过与 ADC 的内部连接进行采样，并通过 TI 提供的软件转换为温
度。在对温度传感器进行采样时，ADC 必须满足“温度传感器特性”表中的采集时间要求。
6.12.4.1.1 温度传感器特征
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
Tacc
tstartup
tacq
±15
°C
温度精度
外部基准
启动时间
（TSNSCTL[ENABLE] 至采
样温度传感器）
500
µs
ns
450
ADC 采集时间
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
111
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.12.5 比较器子系统(CMPSS)
比较器子系统(CMPSS) 由模拟比较器和支持电路组成，这些电路对于峰值电流模式控制、开关模式电源、功率因
数校正、电压跳闸监控等电源应用非常有用。
该器件包含两种型号的 CMPSS 模块：CMPSS 和 CMPSS_LITE。这些模块共用一个通用架构，但是某些特性只
有完整CMPSS 型号支持，而CMPSS_LITE 型号并不支持。
比较器子系统基于多个模块构建而成。每个子系统包含两个比较器、两个基准 12 位DAC（CMPSS_LITE 实例是
9.5 位有效基准 DAC）和两个数字滤波器。该子系统还包括一个斜坡发生器（仅限完整的 CMPSS 模块；
CMPSS_LITE 实例并不支持）。比较器在每个模块中用“H”或“L”表示，其中“H”代表高电平，“L”代表
低电平。每个比较器都会生成一个数字输出，指示正输入端的电压是否大于负输入端的电压。比较器的正输入由
一个外部引脚驱动（请参阅 TMS320F280013x 实时微控制器技术参考手册 中的“模拟子系统”一章，了解适用
于 CMPSS 的多路复用器选项）。负输入可由外部引脚或可编程基准 12 位 DAC 驱动。每个比较器输出都会通过
一个可编程的数字滤波器，该滤波器可以去除伪跳变信号。如果不需要滤波，也可以使用未滤波的输出。一个斜
坡发生器电路可用于控制该子系统中高电平比较器的基准12 位DAC 值（仅限完整 CMPSS 模块；CMPSS_LITE
实例并不支持）。
每个CMPSS 包含：
• 两个模拟比较器
• 两个可编程的基准12 位DAC（CMPSS_LITE 实例上为9.5 位有效DAC）
• 一个斜坡发生器（仅限完整CMPSS；CMPSS_LITE 实例上没有）
• 两个数字滤波器，65536 最大滤波器时钟预分频
• 能够将各个子模块与EPWMSYNCPER 同步
• 能够通过EPWMBLANK 扩展清除信号
• 能够将输出与SYSCLK 同步
• 能够锁存输出
• 能够反转输出
• 可选择在输入端使用迟滞
• 可选择通过外部信号或基准DAC 驱动比较器的负输入
• 可选择在外部引脚上使用低电平比较器DAC 输出CMPx_DACL（仅限部分实例，不能与比较功能同时使用）
6.12.5.1 CMPSS 模块型号
该器件包含两种不同型号的 CMPSS 模块：CMPSS（完整模块）和 CMPSS_LITE（功能简化且性能降低）。表
6-21 中总结了这两种型号在特性上的差异。
表6-21. CMPSS 和CMPSS_LITE 特性比较
CMPSS
CMPSS_LITE
特性
高电平和低电平比较器
是
是
双12 位基准DAC
DAC 斜坡生成
外部引脚上提供低DAC 输出
数字滤波器
是
是（9.5 位有效）
是
否
否
是
是（某些情况）
是
性能
完整性能（请参阅CMPSS 比较器电气特性
表）
性能有所降低（请参阅CMPSS_LITE 比较器
电气特性表）
6.12.5.2 CMPx_DACL
一些 CMPSS 模块实例支持缓冲到引脚的 DAC 输出。CMPSS 模块的此 CMPx_DACL 输出使用指定 CMPSS 模
块的低侧DAC。当使用来自CMPSS 实例的DAC 输出时，该实例的所有其他CMPSS 模块功能都不可用。
有关特定器件可用的CMPx_DACL 实例，请参阅模拟引脚和内部连接表的DAC 列。
有关DAC 输出功能，请参阅CMPx_DACL 的缓冲输出电气特性部分。
Copyright © 2023 Texas Instruments Incorporated
112
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.12.5.3 CMPSS 连接图
Comparator Subsystem1
CTRIP1H
CTRIP1L
CTRIP2H
CTRIP2L
CMP1_HP
CMP1_HN
CTRIP1H
Digital
Filter
VDDA
CTRIPOUT1H
CMP1_DACL
DAC12
DAC12
Digital
Filter
CTRIP1L
CTRIPOUT1L
CMP1_LN
CMP1_LP
ePWM X- BAR
ePWMs
CMPSS_LITE 2
VDDA
CMP2_HP
CMP2_HN
CTRIP2H
Digital
Filter
CTRIPOUT2H
DAC12
DAC12
CTRIP4H
CTRIP4L
Digital
Filter
CTRIP2L
CMP2_LN
CMP2_LP
CTRIPOUT2L
CTRIPOUT1H
CTRIPOUT1L
CTRIPOUT2H
CTRIPOUT2L
CMPSS_LITE 4
VDDA
CMP4_HP
CMP4_HN
CTRIP4H
Digital
Filter
CTRIPOUT4H
Output X- BAR
GPIO Mux
DAC12
DAC12
Digital
Filter
CTRIP4L
CTRIPOUT4L
CMP4_LN
CMP4_LP
CTRIPOUT4H
CTRIPOUT4L
图6-40. CMPSS 连接
6.12.5.4 方框图
CMPSS 的方框图如图6-41 所示。CMPSS_LITE 的方框图如图6-42 所示。
• CTRIPx（x=“H”或“L”）信号连接到ePWM X-BAR，用于ePWM 跳变响应。更多有关ePWM X-BAR 多
路复用器配置的详细信息，请参阅TMS320F280013x 实时微控制器技术参考手册中的“增强型脉宽调制器
(ePWM)”一章。
• CTRIPxOUTx（x=“H”或“L”）信号连接到输出X-BAR，用于外部信号。更多有关输出X-BAR 多路复用器
配置的详细信息，请参阅TMS320F280013x 实时微控制器技术参考手册中的“通用输入/输出(GPIO)”一
章。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
113
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
COMPCTL[CTRIPHSEL]
COMPSTS[COMPHSTS]
ASYNCH
COMPCTL[COMPHINV]
0
1
2
3
CTRIPH
To EPWM X-BAR
>
SYSCLK
COMPDACHCTL[SWLOADSEL]
SYSCLK
SYNCH
CMPx_HP
+
COMPSTS[COMPHSTS]
Q
Q
D
0
CTRIPOUTH
To OUTPUT X-BAR
0
COMPH
0
1
12-bit
DACH
Digital
Filter
DACHVALA
R Q
D
1
DACHVALS
D
0
1
S
R
_
COMPCTL[CTRIPOUTHSEL]
CMPx_HN
EN
Q
R
OR
Ramp Generator(H)
1
0
0
1
COMPCTL[COMPHSOURCE]
COMPSTS[COMPHLATCH]
COMPDACHCTL[RAMPSOURCE]
COMPDACHCTL[DACSOURCE]
OR
COMPSTSCLR[HSYNCCLREN]
EPWM1SYNCPER
COMPCTL[ASYNCHEN]
0
0
0
EPWM2SYNCPER
COMPSTSCLR[HLATCHCLR]
EPWMSYNCPER_H
1
EPWM3SYNCPER
2
EPWMBLANK_H
1
...
AND
…
COMPDACHCTL[BLANKEN]
EPWMnSYNCPER
n-1
COMPSTSCLR[LSYNCCLREN]
COMPSTSCLR[LLATCHCLR]
OR
COMPCTL[ASYNCLEN]
0
0
1
COMPDACHCTL[BLANKSOURCE]
COMPSTS[COMPLLATCH]
COMPDACHCTL[SWLOADSEL]
EPWM1BLANK
EPWM2BLANK
EPWM3BLANK
CMPx_LP
>
0
1
2
…
SYSCLK
OR
+
Q
R
S
Q
Q
0
1
D
0
1
COMPL
0
1
COMPCTL[CTRIPLSEL]
12-bit
DACL
Digital
Filter
R
DACLVALA
R Q
D
0
...
EPWMnBLANK
_
DACLVALS
D
>>1
3
2
1
0
CTRIPL
To EPWM X-BAR
n-1
COMPSTS[COMPLSTS]
SYNCL
CMPx_LN
1
EN
CTRIPOUTL
To OUTPUT X-BAR
SYSCLK
ASYNCL
COMPCTL[COMPLSOURCE]
COMPCTL[COMPLINV]
COMPCTL[CTRIPOUTLSEL]
CMPx_DACL
To Pin
Bu er
Note: Enabling the DACL to a pin
disables all other func onality:
DACH, both COMP, the Ramp
Generator, and the digital filters.
Enable
CMPxDACOUTEN
(from Analog Subsystem)
图6-41. CMPSS 模块方框图
COMPCTL[CTRIPHSEL]
ASYNCH
SYNCH
COMPCTL[COMPHINV]
0
1
2
3
CTRIPH
To EPWM X-BAR
>
SYSCLK
COMPDACHCTL[SWLOADSEL]
0
SYSCLK
CMPx_HP
+
COMPSTS[COMPHSTS]
Q
Q
D
CTRIPOUTH
To OUTPUT X-BAR
COMPH
0
1
12-bit
Digital
Filter
DACHVALA
R Q
D
1
DACHVALS
D
0
1
DACH(1)
S
R
_
COMPCTL[CTRIPOUTHSEL]
CMPx_HN
EN
Q
R
OR
0
0
1
COMPCTL[COMPHSOURCE]
COMPSTS[COMPHLATCH]
COMPDACHCTL[RAMPSOURCE]
OR
COMPSTSCLR[HSYNCCLREN]
EPWM1SYNCPER
COMPCTL[ASYNCHEN]
0
0
0
EPWM2SYNCPER
COMPSTSCLR[HLATCHCLR]
EPWMSYNCPER_H
EPWMBLANK_H
1
EPWM3SYNCPER
2
1
...
AND
…
COMPDACHCTL[BLANKEN]
EPWMnSYNCPER
n-1
COMPSTSCLR[LSYNCCLREN]
COMPSTSCLR[LLATCHCLR]
OR
COMPCTL[ASYNCLEN]
0
0
1
COMPDACHCTL[BLANKSOURCE]
COMPSTS[COMPLLATCH]
COMPDACHCTL[SWLOADSEL]
EPWM1BLANK
EPWM2BLANK
EPWM3BLANK
CMPx_LP
>
0
1
2
…
SYSCLK
OR
+
Q
R
S
Q
Q
D
0
1
COMPL
0
1
COMPCTL[CTRIPLSEL]
12-bit
Digital
Filter
R
DACLVALA
DACL(1)
R Q
D
0
...
EPWMnBLANK
_
DACLVALS
D
3
2
1
0
CTRIPL
n-1
COMPSTS[COMPLSTS]
SYNCL
CMPx_LN
To EPWM X-BAR
1
EN
CTRIPOUTL
To OUTPUT X-BAR
SYSCLK
COMPCTL[COMPLINV]
ASYNCL
COMPCTL[COMPLSOURCE]
(1) CMPSS_LITE Reference DAC is 9.5-bit effective
COMPCTL[CTRIPOUTLSEL]
图6-42. CMPSS_LITE 模块方框图
Copyright © 2023 Texas Instruments Incorporated
114
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.12.5.5 CMPSS 电气数据和时序
6.12.5.5.1 CMPSS 比较器电气特性
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
TPU
500
µs
上电时间
0
-20
4
VDDA
20
V
比较器输入(CMPINxx) 范围
mV
低共模，反相输入设置为50mV
以输入为基准的偏移量误差
1x
12
24
36
48
21
26
30
46
20
2x
17
25
30
33
迟滞(1)
LSB
3x
50
4x
67
60
阶跃响应
ns
响应时间（从CMPINx 输入更改到ePWM X-BAR
输出或X-BAR 输出的延迟）
斜坡响应(1.65V/µs)
斜坡响应(8.25mV/µs)
高达250kHz
ns
dB
dB
PSRR
电源抑制比
CMRR
40
共模抑制比
(1) CMPSS DAC 用作确定应用多少迟滞的基准。因此，迟滞将随CMPSS DAC 基准电压而变化。迟滞适用于所有比较器输入源配置。
6.12.5.5.2 CMPSS_LITE 比较器电气特性
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
TPU
500
µs
上电时间
带隙未启用
0
VDDA
20
V
比较器输入(CMPINxx) 范围
通过AIO/AGPIO，输入共模=
VDDA 的5% 至95%
-20
mV
以输入为基准的偏移量误差
1x
2
8
10
20
30
41
52
64
77
21
26
30
46
19
34
2x
3x
15
20
26
32
38
51
迟滞(1)
4x
70
mV
88
5 次
6x
109
131
40
7x
阶跃响应
响应时间（从CMPINx 输入更改到ePWM X-BAR
输出或X-BAR 输出的延迟）
斜坡响应(1.65V/µs)
斜坡响应(8.25mV/µs)
高达250kHz
ns
PSRR
dB
dB
电源抑制比
CMRR
40
共模抑制比
(1)
迟滞适用于所有比较器输入源配置。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
115
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
CMPSS 比较器以输入为基准的偏移量和迟滞
Input Referred Offset
CTRIPx = 1
CTRIPx
Logic Level
CTRIPx = 0
COMPINxP
Voltage
0
CMPINxN or
DACxVAL
图6-43. CMPSS 比较器以输入为基准的偏移量
Hysteresis
CTRIPx
Logic Level
CTRIPx = 1
CTRIPx = 0
COMPINxP
Voltage
0
CMPINxN or
DACxVAL
图6-44. CMPSS 比较器迟滞
6.12.5.5.3 CMPSS DAC 静态电气特性
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
0
VDDA
V
CMPSS DAC 输出范围
静态偏移量误差(1)
静态增益误差(1)
静态DNL
内部基准
25
2
mV
FSR 百分比
LSB
–25
-2
4
>–1
–16
已更正端点
已更正端点
16
1
LSB
静态INL
µs
满量程输出变化后稳定到1LSB
趋稳时间
12
分辨率
位
由同一CMPSS 模块内的比较器跳闸或
CMPSS DAC 代码更改引起的误差
CMPSS DAC 输出干扰(2)
CMPSS DAC 干扰时间(2)
–100
100
200
LSB
ns
(1) 包含以比较器输入为基准的误差。
(2) 在比较器跳闸后的一段时间内，CMPSS DAC 输出可能会出现干扰误差。
6.12.5.5.4 CMPSS_LITE DAC 静态电气特性
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
0
VDDA
V
CMPSS DAC 输出范围
静态偏移量误差(1)
静态增益误差(1)
静态DNL
–25
-0.5
-5
25
0.5
5
mV
FSR 百分比
LSB（12 位）
LSB（12 位）
mV
已更正端点
已更正端点
7
静态INL
–7
35
静态TUE（总体未调整误差）
Copyright © 2023 Texas Instruments Incorporated
116
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.12.5.5.4 CMPSS_LITE DAC 静态电气特性(continued)
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
1
µs
满量程输出变化后稳定到1LSB
趋稳时间
分辨率(2)
12
位
(1) 包含以比较器输入为基准的误差。
(2) 单调响应时为9.5 位有效分辨率
6.12.5.5.5 CMPSS 示意图
Offset Error
图6-45. CMPSS DAC 静态偏移量
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
117
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
Ideal Gain
Actual Gain
图6-46. CMPSS DAC 静态增益
Linearity Error
图6-47. CMPSS DAC 静态线性
6.12.5.5.6 CMPx_DACL 缓冲输出的运行条件
在建议运行条件下测得（除非另有说明）(1)
参数
测试条件
最小值
典型值
最大值
单位
kΩ
pF
电阻负载(2)
RL
CL
5
100
容性负载
Copyright © 2023 Texas Instruments Incorporated
118
Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.12.5.5.6 CMPx_DACL 缓冲输出的运行条件(continued)
在建议运行条件下测得（除非另有说明）(1)
参数
测试条件
最小值
典型值
最大值
VDDA –0.3
VDDA –0.6
VDDA
单位
0.3
V
RL = 5kΩ
RL = 1kΩ
VREFHI
有效输出电压范围(3)
VOUT
0.6
2.4
V
V
基准电压(4)
2.5 或3.0
(1) 典型值是在VREFHI = 3.3V 和VREFLO = 0V 时测得的，除非另外注明。在VREFHI = 2.5V 和VREFLO = 0V 条件下对最小值和最大
值进行测试或表征。
(2) DAC 可以驱动最小1kΩ的阻性负载，但输出范围会受到限制。
(3) 这是DAC 的线性输出范围。DAC 可以产生此范围以外的电压，但由于缓冲器的原因，输出电压将不呈线性。
(4) 为了获得卓越PSRR 性能，VREFHI 应小于VDDA。
6.12.5.5.7 CMPx_DACL 缓冲输出的电气特性
在建议运行条件下测得（除非另有说明）(1)
参数
测试条件
最小值
典型值
12
最大值
单位
通用
分辨率(4)
负载调整率
毛刺脉冲能量
位
-1
1
mV/V
V-ns
1.5
在0.3V 至3V 切换后稳定到
2LSB
2
µs
µs
电压输出稳定时间满量程
在0.3V 至0.75V 切换后稳定
到2LSB
1.6
电压输出稳定时间第1/4 满量程
2.8
4.5
328
500
V/µs
ns
从0.3V 到3V 转换的压摆率
5kΩ负载
电压输出压摆率
负载瞬态的稳定时间
TPU
µs
上电时间
带隙未启用
直流特性
偏移量
Gain
100
1.5
2
mV
–100
–1.5
-2
偏移量误差
增益误差(2)
微分非线性((6))
积分非线性
FSR 百分比
LSB（12 位）
LSB（12 位）
DNL
已更正端点
已更正端点
INL
7
–7
交流特性
从100Hz 到100kHz 的积分
噪声
600
µVrms
输出噪声
800
64
10kHz 时的噪声密度
1kHz，200KSPS
1kHz，200KSPS
1kHz，200KSPS
1kHz，200KSPS
nVrms/√Hz
SNR
dB
dB
dB
dB
dB
dB
信噪比
THD
-64.2
66
总谐波失真
SFDR
SINAD
无杂散动态范围
信噪比和失真比
61.7
70
直流
电源抑制比(3)
PSRR
100kHz
30
(1) 典型值是在VREFHI = 3.3V 和VREFLO = 0V 时测得的，除非另外注明。在VREFHI = 2.5V 和VREFLO = 0V 条件下对最小值和最大
值进行测试或表征。
(2) 增益误差是在线性输出范围内计算得出。
(3) VREFHI = 3.2V，VDDA = 3.3V DC + 100mV 正弦。
(4) 11 位有效（单调响应）。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
119
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.12.2 模拟信号说明
表6-12. 模拟信号说明
信号名称
说明
AIOx
ADC 引脚上的数字输入
ADC A 输入
ADC C 输入
Ax
Cx
CMPx_HNy
CMPx_HPy
CMPx_LNy
CMPx_LPy
比较器子系统高电平比较器负输入
比较器子系统高电平比较器正输入
比较器子系统低电平比较器负输入
比较器子系统低电平比较器正输入
CMPx_DACL
来自较低CMPSS DAC 的DAC 输出（可连接到外部引脚）
温度传感器
内部温度传感器
Copyright © 2023 Texas Instruments Incorporated
120 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.12.3 模数转换器(ADC)
此处所述的 ADC 模块是一个逐次逼近 (SAR) 型 ADC，具有 12 位分辨率。本节将转换器的模拟电路称为“内
核”，包括通道选择 MUX、采样保持 (S/H) 电路、逐次逼近电路、电压基准电路和其他模拟支持电路。转换器的
数字电路被称为“包装器”，包括用于可编程转换的逻辑、结果寄存器、模拟电路接口、外设总线接口、后处理
电路以及其他片上模块接口。
每个 ADC 模块都包含一个采样保持 (S/H) 电路。ADC 模块被设计成在同一个芯片上重复多次，从而实现多个
ADC 的同步采样或独立运行。ADC 包装器基于转换启动 (SOC)（请参阅TMS320F280013x 实时微控制器技术参
考手册中“模数转换器(ADC)”一章的“SOC 工作原理”一节）。
每个ADC 具有以下特性：
• 12 位分辨率
• 由VREFHI/VREFLO 设定的比例式外部基准
• 2.5V 或3.3V 的可选内部基准电压
• 单端信号模式
• 具有多达21 个通道的输入多路复用器
• 16 个可配置SOC
• 16 个可单独寻址的结果寄存器
• 多个触发源
– 软件立即启动
– 所有ePWM：ADCSOC A 或B
– GPIO XINT2
– CPU 计时器0/1/2
– ADCINT1/2
• 四个灵活的PIE 中断
• 突发模式触发选项
• 四个后处理块，每块具有：
– 饱和偏移量校准
– 设定点计算的误差
– 具有中断和ePWM 跳变功能的高电平、低电平和过零比较
– 触发至采样延迟采集
备注
并非每个通道都可以从所有ADC 输出引脚。请参阅“引脚配置和功能”部分以确定哪些通道可用。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 121
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
ADC 内核和ADC 包装器的方框图如图6-36 所示。
Analog-to-Digital Core
Analog-to-Digital Wrapper Logic
Input Circuit
CHSEL
SOCx (0-15)
[15:0]
[15:0]
[15:0]
SOC Arbitration
& Control
ACQPS
CHSEL
ADCIN0
ADCIN1
ADCIN2
ADCIN3
ADCIN4
ADCIN5
ADCIN6
ADCIN7
ADCIN8
ADCIN9
ADCIN10
ADCIN11
ADCIN12
...
0
1
2
3
4
5
6
7
8
ADCSOC
ADCCOUNTER
TRIGGER[15:0]
VIN
+
DOUT
VIN-
9
10
11
12
...
19
20
SOC Delay
Timestamp
Trigger
Timestamp
Converter
S/H Circuit
ADCIN19
ADCIN20
RESULT
-
+
ADCPPBxOFFCAL
saturate
+
ADCPPBxOFFREF
-
ADCPPBxRESULT
ADCEVT
NOTE: VREFHI internally tied to VDDA on 32-pin package
VREFHI
Event
Logic
CONFIG
ADCEVTINT
Bandgap
Reference Circuit
1.65-V Output
(3.3-V Range)
or
1
Post Processing Block (1-4)
Interrupt Block (1-4)
0
2.5-V Output
(2.5-V Range)
ADCINT1-4
VREFLO
NOTE: VREFLO internally tied to VSSA
on 32-pin package
Analog System Control
ANAREFSEL
ANAREFx2PSSEL
Reference Voltage Levels
图6-36. ADC 模块方框图
Copyright © 2023 Texas Instruments Incorporated
122 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.12.3.1 ADC 可配置性
一些 ADC 配置由 SOC 单独控制，而其他配置则由每个 ADC 模块全局控制。表 6-13 汇总了基本的 ADC 选项及
其可配置性级别。
表6-13. ADC 选项和配置级别
选项
时钟
可配置性
按照模块(1)
不可配置（仅限12 位分辨率）
不可配置（仅限单端信号模式）
对所有模块均为外部或内部
按照SOC(1)
分辨率
信号模式
基准电压源
触发源
按照SOC
转换后的通道
采集窗口持续时间
EOC 位置
突发模式
按照SOC(1)
按照模块
按照模块(1)
(1) 将这些值以不同方式写入不同的ADC 模块可能会导致ADC 异步工作。有关ADC 何时同步或异步运
行的指导，请参阅TMS320F280013x 实时微控制器技术参考手册中“模数转换器(ADC)”一章的
“确保同步运行”一节。
6.12.3.1.1 信号模式
ADC 支持单端信号模式。以VREFLO 为基准通过单个引脚(ADCINx) 对转换器的输入电压进行采样。
Pin Voltage
VREFHI
VREFHI
ADCINx
ADCINx
ADC
VREFHI/2
VREFLO
VREFLO
(VSSA)
Digital Output
2n - 1
ADC Vin
0
图6-37. 单端信号模式
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 123
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.12.3.2 ADC 电气数据和时序
备注
工作过程中，ADC 输入应保持低于 VDDA + 0.3V。如果ADC 输入超过此电平，器件内部的 VREF 可能
会受到干扰，这可能会影响使用相同VREF 的其他ADC 输入的结果。
备注
VREFHI 引脚必须保持低于 VDDA + 0.3V，以确保正常工作。如果 VREFHI 引脚超过此电平，可能会
激活阻塞电路，并且VREFHI 的内部值可能会在内部浮动至0V，从而导致ADC 转换不正确。
6.12.3.2.1 ADC 运行条件
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
60
单位
F2800137、F2800135、
5
5
F2800133
MHz
ADCCLK（源自PERx.SYSCLK）
F2800132
50
120MHz SYSCLK
F2800137、F2800135、
F2800133
4
引脚和AIO
120MHz SYSCLK
F2800137、F2800135、
F2800133
3.75
每秒百万次
采样
(MSPS)
采样率
引脚和AGPIO
100MHz SYSCLK
F2800132
引脚和AIO
3.45
3.33
100MHz SYSCLK
F2800132
引脚和AGPIO
75
90
Rs 为50Ω或更小，引脚与AIO
采样窗口持续时间（由ACQPS 和PERx.SYSCLK
设置）(1)
Rs 为50Ω或更小，引脚与
AGPIO
ns
75
内部VREFLO 连接
外部基准
VREFHI
2.4
VDDA
V
V
V
V
V
V
2.5 或3.0
1.65
内部基准电压= 3.3V 范围
内部基准电压= 2.5V 范围
封装= 32QFN
VREFHI(2)
2.5
VREFHI
VDDA
VDDA
VDDA
VSSA
VDDA
3.3
VREFLO
VSSA
VREFHI - VREFLO
2.4
0
内部基准电压= 3.3V 范围
内部基准电压= 2.5V 范围
外部基准
0
VREFLO
0
2.5
V
转换范围
VREFHI
VDDA(3)
封装= 32QFN
(1) 采样窗口还必须至少达到1 个ADCCLK 周期的长度，才能确保ADC 正确运行。
(2) 在内部基准模式下，基准电压由器件从VREFHI 引脚驱动。在此模式下，用户不应将电压驱动到引脚中。
(3) 在32QFN 封装中，VREFHI 在内部连接至VDDA，而VREFLO 在内部连接至VSSA。32QFN 封装不支持内部基准模式。
Copyright © 2023 Texas Instruments Incorporated
124 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.12.3.2.2 ADC 特性
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
通用
120MHz SYSCLK
10.1
11 ADCCLK
ADCCLK 转换周期
500
µs
µs
外部基准模式
内部基准模式
5000
上电时间
在2.5V 和3.3V 范围之间切换时采用内部基准模
式。
5000
µs
VREFHI 输入电流(1)
内部基准电容值(2)
外部基准电容值(2)
直流特性
130
µA
µF
µF
2.2
2.2
45
5
–45
-5
内部基准电压
外部基准
LSB
增益误差
±3
±2
2
5
LSB
LSB
LSB
LSB
LSB
LSB
LSB
LSB
–5
偏移量误差
通道间增益误差(4)
通道间偏移量误差(4)
ADC 间增益误差(5)
ADC 间偏移量误差(5)
DNL 误差
2
4
所有ADC 的VREFHI 和VREFLO 都相同
所有ADC 的VREFHI 和VREFLO 都相同
2
±0.5
±1.0
1
2
1
>–1
-2
INL 误差
-1
ADC 间隔离
VREFHI = 2.5V，同步ADC
交流特性
68.8
60.1
VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自X1
SNR(3)
dB
VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自
INTOSC
THD(3)
VREFHI = 2.5V，fin = 100kHz
-80.6
79.2
68.5
dB
dB
SFDR(3)
VREFHI = 2.5V，fin = 100kHz
VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自X1
SINAD(3)
dB
VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自
INTOSC
60.0
11.0
11.0
VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自
X1，单个ADC
VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自
X1，同步ADC
ENOB(3)
位
VREFHI = 2.5V，fin = 100kHz，SYSCLK 源自
X1，异步ADC
不支持
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 125
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.12.3.2.2 ADC 特性(continued)
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
VDD = 1.2V 直流+ 100mV
直流至正弦（1kHz 时）
60
VDD = 1.2V 直流+ 100mV
直流至正弦（300kHz 时）
57
60
57
PSRR
dB
VDDA = 3.3V 直流+ 200mV
直流至正弦（1kHz 时）
VDDA = 3.3V 直流+ 200mV
正弦（900kHz 时）
(1) 当ADC 输入大于VDDA 时，VREFHI 上的负载电流会增加。这会导致转换不准确。
(2) 最好使用封装尺寸为0805 或更小的陶瓷电容器。可接受高达±20% 的容差。
(3) 作为减少电容耦合和串扰的最佳实践的一部分，与ADC 输入和VREFHI 引脚相邻的引脚上的IO 活动已尽可能减少。
(4) 同一ADC 模块的所有通道之间的差异。
(5) 与其他ADC 模块相比的最坏情况变化。
6.12.3.2.3 ADC 输入模型
表6-14 和图6-38 给出了ADC 输入特性。
表6-14. 编辑模型参数
说明
基准模式
值
Cp
请参阅表6-15 至表6-18
寄生输入电容
采样开关电阻
全部
外部基准，2.5V 内部基准
3.3V 内部基准
500Ω
860Ω
12.5pF
7.5pF
50Ω
Ron
外部基准，2.5V 内部基准
3.3V 内部基准
Ch
Rs
采样电容器
标称源阻抗
全部
ADC
ADCINx
Rs
Switch
Ron
AC
Cp
Ch
VREFLO
图6-38. 输入模型
应将此输入模型与实际信号源阻抗配合使用，来确定采集窗口持续时间。要了解更多信息，请参阅
TMS320F280013x 实时微控制器技术参考手册中“模数转换器(ADC)”一章的“选择采集窗口持续时间”部分。
有关改进ADC 输入电路的建议，请参阅C2000 MCU 的ADC 输入电路评估应用报告。
表6-15. 64 引脚PM LQFP 的每通道寄生电容
Cp (pF)
ADC 通道
比较器已禁用
比较器已启用
A0/C15/CMP1_DACL
7.7
1.6
1.5
1.8
2.4
10.2
4.1
4
A1
A2/C9
A3/C5
A4/C14
4.3
4.9
Copyright © 2023 Texas Instruments Incorporated
126 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
表6-15. 64 引脚PM LQFP 的每通道寄生电容(continued)
Cp (pF)
ADC 通道
比较器已禁用
比较器已启用
A5/C2
A6
2
4.5
3.9
4.4
4.7
4.8
4.5
4.9
5.7
4.9
5.5
4.9
5.2
5.2
5.2
5.2
4.2
1.4
1.9
2.2
2.3
2
A7/C3
A8/C11
A9/C8
A10/C10
A11/C0
2.4
3.2
2.4
3
A12/C1
A14/C4/ADCINCAL
A15/C7
A16/C16
A17/C17
A18/C18
A19/C19
A20/C20
C6
2.4
2.7
2.7
2.7
2.7
1.7
表6-16. 48 引脚PT LQFP 的每通道寄生电容
Cp (pF)
ADC 通道
比较器已禁用
比较器已启用
A0/C15/CMP1_DACL
7.7
1.6
1.5
1.8
2.4
2
10.2
4.1
4
A1
A2/C9
A3/C5
4.3
4.9
4.5
8.1
4.4
4.7
4.8
4.5
4.9
5.7
10.4
4.9
5.2
5.2
A4/C14
A5/C2
A6/C6
3.1
1.9
2.2
2.3
2
A7/C3
A8/C11
A9/C8
A10/C10
A11/C0
2.4
3.2
5.4
2.4
2.7
2.7
A12/C1
A14/A15/C4/C7/ADCINCAL
A16/C16
A19/C19
A20/C20
表6-17. 48 引脚RGZ VQFN 的每通道寄生电容
Cp (pF)
ADC 通道
比较器已禁用
比较器已启用
A0/C15/CMP1_DACL
7.7
1.6
1.5
1.8
10.2
4.1
4
A1
A2/C9
A3/C5
4.3
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 127
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
表6-17. 48 引脚RGZ VQFN 的每通道寄生电容(continued)
Cp (pF)
ADC 通道
比较器已禁用
比较器已启用
A4/C14
A5/C2
2.4
2
4.9
4.5
8.1
4.4
4.7
4.8
4.5
4.9
5.7
10.4
4.9
5.2
5.2
A6/C6
3.1
1.9
2.2
2.3
2
A7/C3
A8/C11
A9/C8
A10/C10
A11/C0
2.4
3.2
5.4
2.4
2.7
2.7
A12/C1
A14/A15/C4/C7/ADCINCAL
A16/C16
A19/C19
A20/C20
表6-18. 32 引脚RHB VQFN 的每通道寄生电容
Cp (pF)
ADC 通道
比较器已禁用
比较器已启用
A0/A1/C15/CMP1_DACL
A2/C9
9.3
1.5
1.8
2.4
4.4
3.1
5.1
2.2
4.3
5.4
2.4
14.3
4
A3/C5
4.3
4.9
9.4
8.1
10.1
4.7
9.3
10.4
4.9
A4/C14
A5/C2/A11/C0
A6/C6
A7/C3/A12/C1
A8/C11
A9/C8/A10/C10
A14/A15/C4/C7/ADCINCAL
A16/C16
Copyright © 2023 Texas Instruments Incorporated
128 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.12.3.2.4 ADC 时序图
图6-39 展示了在下列假设下两个SOC 的ADC 转换时序：
• SOC0 和SOC1 配置为使用相同的触发器。
• 触发发生时，没有其他SOC 正在转换或挂起。
• 轮循指针处于使SOC0 首先转换的状态。
• ADCINTSEL 配置为在SOC0 的转换结束时设置一个ADCINT 标志（该标志是否传播到CPU 以引起中断由
PIE 模块中的配置决定）。
表6-19 列出了ADC 时序参数的说明。表6-20 列出了ADC 时序。
Sample n
Input on SOC0.CHSEL
Input on SOC1.CHSEL
Sample n+1
ADC S+H
SOC0
SOC1
SYSCLK
ADCCLK
ADCTRIG
ADCSOCFLG.SOC0
ADCSOCFLG.SOC1
ADCRESULT0
Sample n
(old data)
(old data)
ADCRESULT1
Sample n+1
ADCINTFLG.ADCINTx
tSH
tLAT
tEOC
tINT
图6-39. ADC 时序
表6-19. ADC 时序参数说明
参数
说明
S+H 窗口的持续时间。
在该窗口结束时，S+H 电容器上的值则变为待转换成数字值的电压。持续时间由(ACQPS + 1) 个SYSCLK 周期计算得
出。ACQPS 可以为每个SOC 单独配置，因此对于不同的SOC，tSH 不一定相同。
tSH
注意：无论器件时钟设置如何，S+H 电容器上的值均在S+H 窗口结束前大约5ns 时被采集。
从S+H 窗口结束到ADC 结果锁存到ADCRESULTx 寄存器的时间。
tLAT
如果在此时间之前读取ADCRESULTx 寄存器，返回的是之前的转换结果。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 129
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
表6-19. ADC 时序参数说明(continued)
参数
说明
tEOC
从S+H 窗口结束到下一个ADC 转换的S+H 窗口可以开始的时间。后续采样可以在锁存转换结果之前开始。
从S+H 窗口结束到设置ADCINT 标志（如果已配置）的时间。
如果ADCCTL1 寄存器中的INTPULSEPOS 位被置位，tINT 将与转换结束(EOC) 信号相一致。
如果INTPULSEPOS 位为0，tINT 将与S+H 窗口的结束相一致。如果tINT 触发读取ADC 结果寄存器（通过触发读取结
果的ISR 来读取），必须注意确保读取发生在结果锁存之后（否则，读取的是之前的结果）。
tINT
如果INTPULSEPOS 位为0，并且ADCINTCYCLE 寄存器中的OFFSET 字段不为0，则在设置ADCINT 标志之前会有
OFFSET SYSCLK 周期的延迟。此延迟可用于在采样准备就绪时进入ISR。
表6-20. 12 位模式下的ADC 时序
ADCCLK 预分频
SYSCLK 周期
ADCCTL2
预分频
tINT
tINT
(Late)
(1)
tEOC
tLAT
预分频比
(Early)(2)
0
2
1
2
3
4
5
6
7
8
11
21
31
41
51
61
71
81
13
0
0
0
0
0
0
0
0
11
21
31
41
51
61
71
81
23
34
44
55
65
76
86
4
6
8
10
12
14
(1) 请参阅TMS320F280013x 实时MCU 器件勘误表中的“ADC：DMA 读取过时结果”公告。
(2) 默认情况下，如果INTPULSEPOS 为0，则tINT 在S+H 窗口后的一个SYSCLK 周期内发生。这可以通过写入ADCINTCYCLE 寄存器
的OFFSET 字段来改变。
Copyright © 2023 Texas Instruments Incorporated
130 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.12.4 温度传感器
6.12.4.1 温度传感器电气数据和时序
温度传感器可用于测量器件结温。温度传感器通过与 ADC 的内部连接进行采样，并通过 TI 提供的软件转换为温
度。在对温度传感器进行采样时，ADC 必须满足“温度传感器特性”表中的采集时间要求。
6.12.4.1.1 温度传感器特征
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
Tacc
tstartup
tacq
±15
°C
温度精度
外部基准
启动时间
（TSNSCTL[ENABLE] 至采
样温度传感器）
500
µs
ns
450
ADC 采集时间
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 131
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.12.5 比较器子系统(CMPSS)
比较器子系统(CMPSS) 由模拟比较器和支持电路组成，这些电路对于峰值电流模式控制、开关模式电源、功率因
数校正、电压跳闸监控等电源应用非常有用。
该器件包含两种型号的 CMPSS 模块：CMPSS 和 CMPSS_LITE。这些模块共用一个通用架构，但是某些特性只
有完整CMPSS 型号支持，而CMPSS_LITE 型号并不支持。
比较器子系统基于多个模块构建而成。每个子系统包含两个比较器、两个基准 12 位DAC（CMPSS_LITE 实例是
9.5 位有效基准 DAC）和两个数字滤波器。该子系统还包括一个斜坡发生器（仅限完整的 CMPSS 模块；
CMPSS_LITE 实例并不支持）。比较器在每个模块中用“H”或“L”表示，其中“H”代表高电平，“L”代表
低电平。每个比较器都会生成一个数字输出，指示正输入端的电压是否大于负输入端的电压。比较器的正输入由
一个外部引脚驱动（请参阅 TMS320F280013x 实时微控制器技术参考手册 中的“模拟子系统”一章，了解适用
于 CMPSS 的多路复用器选项）。负输入可由外部引脚或可编程基准 12 位 DAC 驱动。每个比较器输出都会通过
一个可编程的数字滤波器，该滤波器可以去除伪跳变信号。如果不需要滤波，也可以使用未滤波的输出。一个斜
坡发生器电路可用于控制该子系统中高电平比较器的基准12 位DAC 值（仅限完整 CMPSS 模块；CMPSS_LITE
实例并不支持）。
每个CMPSS 包含：
• 两个模拟比较器
• 两个可编程的基准12 位DAC（CMPSS_LITE 实例上为9.5 位有效DAC）
• 一个斜坡发生器（仅限完整CMPSS；CMPSS_LITE 实例上没有）
• 两个数字滤波器，65536 最大滤波器时钟预分频
• 能够将各个子模块与EPWMSYNCPER 同步
• 能够通过EPWMBLANK 扩展清除信号
• 能够将输出与SYSCLK 同步
• 能够锁存输出
• 能够反转输出
• 可选择在输入端使用迟滞
• 可选择通过外部信号或基准DAC 驱动比较器的负输入
• 可选择在外部引脚上使用低电平比较器DAC 输出CMPx_DACL（仅限部分实例，不能与比较功能同时使用）
6.12.5.1 CMPSS 模块型号
该器件包含两种不同型号的 CMPSS 模块：CMPSS（完整模块）和 CMPSS_LITE（功能简化且性能降低）。表
6-21 中总结了这两种型号在特性上的差异。
表6-21. CMPSS 和CMPSS_LITE 特性比较
CMPSS
CMPSS_LITE
特性
高电平和低电平比较器
是
是
双12 位基准DAC
DAC 斜坡生成
外部引脚上提供低DAC 输出
数字滤波器
是
是（9.5 位有效）
是
否
否
是
是（某些情况）
是
性能
完整性能（请参阅CMPSS 比较器电气特性
表）
性能有所降低（请参阅CMPSS_LITE 比较器
电气特性表）
6.12.5.2 CMPx_DACL
一些 CMPSS 模块实例支持缓冲到引脚的 DAC 输出。CMPSS 模块的此 CMPx_DACL 输出使用指定 CMPSS 模
块的低侧DAC。当使用来自CMPSS 实例的DAC 输出时，该实例的所有其他CMPSS 模块功能都不可用。
有关特定器件可用的CMPx_DACL 实例，请参阅模拟引脚和内部连接表的DAC 列。
有关DAC 输出功能，请参阅CMPx_DACL 的缓冲输出电气特性部分。
Copyright © 2023 Texas Instruments Incorporated
132 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.12.5.3 CMPSS 连接图
Comparator Subsystem1
CTRIP1H
CTRIP1L
CTRIP2H
CTRIP2L
CMP1_HP
CMP1_HN
CTRIP1H
Digital
Filter
VDDA
CTRIPOUT1H
CMP1_DACL
DAC12
DAC12
Digital
Filter
CTRIP1L
CTRIPOUT1L
CMP1_LN
CMP1_LP
ePWM X- BAR
ePWMs
CMPSS_LITE 2
VDDA
CMP2_HP
CMP2_HN
CTRIP2H
Digital
Filter
CTRIPOUT2H
DAC12
DAC12
CTRIP4H
CTRIP4L
Digital
Filter
CTRIP2L
CMP2_LN
CMP2_LP
CTRIPOUT2L
CTRIPOUT1H
CTRIPOUT1L
CTRIPOUT2H
CTRIPOUT2L
CMPSS_LITE 4
VDDA
CMP4_HP
CMP4_HN
CTRIP4H
Digital
Filter
CTRIPOUT4H
Output X- BAR
GPIO Mux
DAC12
DAC12
Digital
Filter
CTRIP4L
CTRIPOUT4L
CMP4_LN
CMP4_LP
CTRIPOUT4H
CTRIPOUT4L
图6-40. CMPSS 连接
6.12.5.4 方框图
CMPSS 的方框图如图6-41 所示。CMPSS_LITE 的方框图如图6-42 所示。
• CTRIPx（x=“H”或“L”）信号连接到ePWM X-BAR，用于ePWM 跳变响应。更多有关ePWM X-BAR 多
路复用器配置的详细信息，请参阅TMS320F280013x 实时微控制器技术参考手册中的“增强型脉宽调制器
(ePWM)”一章。
• CTRIPxOUTx（x=“H”或“L”）信号连接到输出X-BAR，用于外部信号。更多有关输出X-BAR 多路复用器
配置的详细信息，请参阅TMS320F280013x 实时微控制器技术参考手册中的“通用输入/输出(GPIO)”一
章。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 133
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
COMPCTL[CTRIPHSEL]
COMPSTS[COMPHSTS]
ASYNCH
COMPCTL[COMPHINV]
0
1
2
3
CTRIPH
To EPWM X-BAR
>
SYSCLK
COMPDACHCTL[SWLOADSEL]
SYSCLK
SYNCH
CMPx_HP
+
COMPSTS[COMPHSTS]
Q
Q
D
0
CTRIPOUTH
To OUTPUT X-BAR
0
COMPH
0
1
12-bit
DACH
Digital
Filter
DACHVALA
R Q
D
1
DACHVALS
D
0
1
S
R
_
COMPCTL[CTRIPOUTHSEL]
CMPx_HN
EN
Q
R
OR
Ramp Generator(H)
1
0
0
1
COMPCTL[COMPHSOURCE]
COMPSTS[COMPHLATCH]
COMPDACHCTL[RAMPSOURCE]
COMPDACHCTL[DACSOURCE]
OR
COMPSTSCLR[HSYNCCLREN]
EPWM1SYNCPER
COMPCTL[ASYNCHEN]
0
0
0
EPWM2SYNCPER
COMPSTSCLR[HLATCHCLR]
EPWMSYNCPER_H
1
EPWM3SYNCPER
2
EPWMBLANK_H
1
...
AND
…
COMPDACHCTL[BLANKEN]
EPWMnSYNCPER
n-1
COMPSTSCLR[LSYNCCLREN]
COMPSTSCLR[LLATCHCLR]
OR
COMPCTL[ASYNCLEN]
0
0
1
COMPDACHCTL[BLANKSOURCE]
COMPSTS[COMPLLATCH]
COMPDACHCTL[SWLOADSEL]
EPWM1BLANK
EPWM2BLANK
EPWM3BLANK
CMPx_LP
>
0
1
2
…
SYSCLK
OR
+
Q
R
S
Q
Q
0
1
D
0
1
COMPL
0
1
COMPCTL[CTRIPLSEL]
12-bit
DACL
Digital
Filter
R
DACLVALA
R Q
D
0
...
EPWMnBLANK
_
DACLVALS
D
>>1
3
2
1
0
CTRIPL
To EPWM X-BAR
n-1
COMPSTS[COMPLSTS]
SYNCL
CMPx_LN
1
EN
CTRIPOUTL
To OUTPUT X-BAR
SYSCLK
ASYNCL
COMPCTL[COMPLSOURCE]
COMPCTL[COMPLINV]
COMPCTL[CTRIPOUTLSEL]
CMPx_DACL
To Pin
Bu er
Note: Enabling the DACL to a pin
disables all other func onality:
DACH, both COMP, the Ramp
Generator, and the digital filters.
Enable
CMPxDACOUTEN
(from Analog Subsystem)
图6-41. CMPSS 模块方框图
COMPCTL[CTRIPHSEL]
ASYNCH
SYNCH
COMPCTL[COMPHINV]
0
1
2
3
CTRIPH
To EPWM X-BAR
>
SYSCLK
COMPDACHCTL[SWLOADSEL]
0
SYSCLK
CMPx_HP
+
COMPSTS[COMPHSTS]
Q
Q
D
CTRIPOUTH
To OUTPUT X-BAR
COMPH
0
1
12-bit
Digital
Filter
DACHVALA
R Q
D
1
DACHVALS
D
0
1
DACH(1)
S
R
_
COMPCTL[CTRIPOUTHSEL]
CMPx_HN
EN
Q
R
OR
0
0
1
COMPCTL[COMPHSOURCE]
COMPSTS[COMPHLATCH]
COMPDACHCTL[RAMPSOURCE]
OR
COMPSTSCLR[HSYNCCLREN]
EPWM1SYNCPER
COMPCTL[ASYNCHEN]
0
0
0
EPWM2SYNCPER
COMPSTSCLR[HLATCHCLR]
EPWMSYNCPER_H
EPWMBLANK_H
1
EPWM3SYNCPER
2
1
...
AND
…
COMPDACHCTL[BLANKEN]
EPWMnSYNCPER
n-1
COMPSTSCLR[LSYNCCLREN]
COMPSTSCLR[LLATCHCLR]
OR
COMPCTL[ASYNCLEN]
0
0
1
COMPDACHCTL[BLANKSOURCE]
COMPSTS[COMPLLATCH]
COMPDACHCTL[SWLOADSEL]
EPWM1BLANK
EPWM2BLANK
EPWM3BLANK
CMPx_LP
>
0
1
2
…
SYSCLK
OR
+
Q
R
S
Q
Q
D
0
1
COMPL
0
1
COMPCTL[CTRIPLSEL]
12-bit
Digital
Filter
R
DACLVALA
DACL(1)
R Q
D
0
...
EPWMnBLANK
_
DACLVALS
D
3
2
1
0
CTRIPL
n-1
COMPSTS[COMPLSTS]
SYNCL
CMPx_LN
To EPWM X-BAR
1
EN
CTRIPOUTL
To OUTPUT X-BAR
SYSCLK
COMPCTL[COMPLINV]
ASYNCL
COMPCTL[COMPLSOURCE]
(1) CMPSS_LITE Reference DAC is 9.5-bit effective
COMPCTL[CTRIPOUTLSEL]
图6-42. CMPSS_LITE 模块方框图
Copyright © 2023 Texas Instruments Incorporated
134 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.12.5.5 CMPSS 电气数据和时序
6.12.5.5.1 CMPSS 比较器电气特性
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
TPU
500
µs
上电时间
0
-20
4
VDDA
20
V
比较器输入(CMPINxx) 范围
mV
低共模，反相输入设置为50mV
以输入为基准的偏移量误差
1x
12
24
36
48
21
26
30
46
20
2x
17
25
30
33
迟滞(1)
LSB
3x
50
4x
67
60
阶跃响应
ns
响应时间（从CMPINx 输入更改到ePWM X-BAR
输出或X-BAR 输出的延迟）
斜坡响应(1.65V/µs)
斜坡响应(8.25mV/µs)
高达250kHz
ns
dB
dB
PSRR
电源抑制比
CMRR
40
共模抑制比
(1) CMPSS DAC 用作确定应用多少迟滞的基准。因此，迟滞将随CMPSS DAC 基准电压而变化。迟滞适用于所有比较器输入源配置。
6.12.5.5.2 CMPSS_LITE 比较器电气特性
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
TPU
500
µs
上电时间
带隙未启用
0
VDDA
20
V
比较器输入(CMPINxx) 范围
通过AIO/AGPIO，输入共模=
VDDA 的5% 至95%
-20
mV
以输入为基准的偏移量误差
1x
2
8
10
20
30
41
52
64
77
21
26
30
46
19
34
2x
3x
15
20
26
32
38
51
迟滞(1)
4x
70
mV
88
5 次
6x
109
131
40
7x
阶跃响应
响应时间（从CMPINx 输入更改到ePWM X-BAR
输出或X-BAR 输出的延迟）
斜坡响应(1.65V/µs)
斜坡响应(8.25mV/µs)
高达250kHz
ns
PSRR
dB
dB
电源抑制比
CMRR
40
共模抑制比
(1)
迟滞适用于所有比较器输入源配置。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 135
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
CMPSS 比较器以输入为基准的偏移量和迟滞
Input Referred Offset
CTRIPx = 1
CTRIPx
Logic Level
CTRIPx = 0
COMPINxP
Voltage
0
CMPINxN or
DACxVAL
图6-43. CMPSS 比较器以输入为基准的偏移量
Hysteresis
CTRIPx
Logic Level
CTRIPx = 1
CTRIPx = 0
COMPINxP
Voltage
0
CMPINxN or
DACxVAL
图6-44. CMPSS 比较器迟滞
6.12.5.5.3 CMPSS DAC 静态电气特性
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
0
VDDA
V
CMPSS DAC 输出范围
静态偏移量误差(1)
静态增益误差(1)
静态DNL
内部基准
25
2
mV
FSR 百分比
LSB
–25
-2
4
>–1
–16
已更正端点
已更正端点
16
1
LSB
静态INL
µs
满量程输出变化后稳定到1LSB
趋稳时间
12
分辨率
位
由同一CMPSS 模块内的比较器跳闸或
CMPSS DAC 代码更改引起的误差
CMPSS DAC 输出干扰(2)
CMPSS DAC 干扰时间(2)
–100
100
200
LSB
ns
(1) 包含以比较器输入为基准的误差。
(2) 在比较器跳闸后的一段时间内，CMPSS DAC 输出可能会出现干扰误差。
6.12.5.5.4 CMPSS_LITE DAC 静态电气特性
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
0
VDDA
V
CMPSS DAC 输出范围
静态偏移量误差(1)
静态增益误差(1)
静态DNL
–25
-0.5
-5
25
0.5
5
mV
FSR 百分比
LSB（12 位）
LSB（12 位）
mV
已更正端点
已更正端点
7
静态INL
–7
35
静态TUE（总体未调整误差）
Copyright © 2023 Texas Instruments Incorporated
136 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.12.5.5.4 CMPSS_LITE DAC 静态电气特性(continued)
在建议运行条件下测得（除非另有说明）
参数
测试条件
最小值
典型值
最大值
单位
1
µs
满量程输出变化后稳定到1LSB
趋稳时间
分辨率(2)
12
位
(1) 包含以比较器输入为基准的误差。
(2) 单调响应时为9.5 位有效分辨率
6.12.5.5.5 CMPSS 示意图
Offset Error
图6-45. CMPSS DAC 静态偏移量
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 137
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
Ideal Gain
Actual Gain
图6-46. CMPSS DAC 静态增益
Linearity Error
图6-47. CMPSS DAC 静态线性
6.12.5.5.6 CMPx_DACL 缓冲输出的运行条件
在建议运行条件下测得（除非另有说明）(1)
参数
测试条件
最小值
典型值
最大值
单位
kΩ
pF
电阻负载(2)
RL
CL
5
100
容性负载
Copyright © 2023 Texas Instruments Incorporated
138 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.12.5.5.6 CMPx_DACL 缓冲输出的运行条件(continued)
在建议运行条件下测得（除非另有说明）(1)
参数
测试条件
最小值
典型值
最大值
VDDA –0.3
VDDA –0.6
VDDA
单位
0.3
V
RL = 5kΩ
RL = 1kΩ
VREFHI
有效输出电压范围(3)
VOUT
0.6
2.4
V
V
基准电压(4)
2.5 或3.0
(1) 典型值是在VREFHI = 3.3V 和VREFLO = 0V 时测得的，除非另外注明。在VREFHI = 2.5V 和VREFLO = 0V 条件下对最小值和最大
值进行测试或表征。
(2) DAC 可以驱动最小1kΩ的阻性负载，但输出范围会受到限制。
(3) 这是DAC 的线性输出范围。DAC 可以产生此范围以外的电压，但由于缓冲器的原因，输出电压将不呈线性。
(4) 为了获得卓越PSRR 性能，VREFHI 应小于VDDA。
6.12.5.5.7 CMPx_DACL 缓冲输出的电气特性
在建议运行条件下测得（除非另有说明）(1)
参数
测试条件
最小值
典型值
12
最大值
单位
通用
分辨率(4)
负载调整率
毛刺脉冲能量
位
-1
1
mV/V
V-ns
1.5
在0.3V 至3V 切换后稳定到
2LSB
2
µs
µs
电压输出稳定时间满量程
在0.3V 至0.75V 切换后稳定
到2LSB
1.6
电压输出稳定时间第1/4 满量程
2.8
4.5
328
500
V/µs
ns
从0.3V 到3V 转换的压摆率
5kΩ负载
电压输出压摆率
负载瞬态的稳定时间
TPU
µs
上电时间
带隙未启用
直流特性
偏移量
Gain
100
1.5
2
mV
–100
–1.5
-2
偏移量误差
增益误差(2)
微分非线性((6))
积分非线性
FSR 百分比
LSB（12 位）
LSB（12 位）
DNL
已更正端点
已更正端点
INL
7
–7
交流特性
从100Hz 到100kHz 的积分
噪声
600
µVrms
输出噪声
800
64
10kHz 时的噪声密度
1kHz，200KSPS
1kHz，200KSPS
1kHz，200KSPS
1kHz，200KSPS
nVrms/√Hz
SNR
dB
dB
dB
dB
dB
dB
信噪比
THD
-64.2
66
总谐波失真
SFDR
SINAD
无杂散动态范围
信噪比和失真比
61.7
70
直流
电源抑制比(3)
PSRR
100kHz
30
(1) 典型值是在VREFHI = 3.3V 和VREFLO = 0V 时测得的，除非另外注明。在VREFHI = 2.5V 和VREFLO = 0V 条件下对最小值和最大
值进行测试或表征。
(2) 增益误差是在线性输出范围内计算得出。
(3) VREFHI = 3.2V，VDDA = 3.3V DC + 100mV 正弦。
(4) 11 位有效（单调响应）。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 139
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.13 控制外设
6.13.1 增强型脉宽调制器(ePWM)
ePWM 外设是控制商业和工业设备中的许多电力电子系统的关键元件。通过从具有独立资源（这些独立资源可以
一起运行形成一个系统）的较小模块构建外设，ePWM 4 类模块能够以最小的 CPU 开销生成复杂的脉冲宽度波
形。ePWM 4 类模块的一些亮点包括复杂波形生成、死区生成、灵活的同步方案、高级跳变区功能和全局寄存器
重载功能。
借助该器件上的 ePWM 和 eCAP 同步方案，可灵活地划分 ePWM 和 eCAP 模块，并可在这些模块内进行局部同
步。
图6-48 展示了ePWM 模块。图6-49 展示了ePWM 跳变输入连接。
Copyright © 2023 Texas Instruments Incorporated
140 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
Time-Base (TB)
TBPRD Shadow (24)
ePWM
SYNC
Scheme
EXTSYNCIN
EXTSYNCOUT
TBPRDHR (8)
TBPRD Active (24)
CTR=PRD
EPWMxSYNCI
TBCTL[PHSEN]
TBCTL[SWFSYNC]
DCAEVT1/sync(A)
DCBEVT1/sync(A)
Counter
Up/Down
(16 bit)
CTR=ZERO
CTR_Dir
TBCTR
Active (16)
CTR=PRD
EPWMx_INT
CTR=ZERO
TBPHSHR (8)
EPWMxSOCA
EPWMxSOCB
CTR=PRD or ZERO
CTR=CMPA
16
8
On-chip
ADC
Event
Trigger
And
Interrupt
(ET)
Phase
TBPHS Active (24)
CTR=CMPB
Control
CTR=CMPC
CTR=CMPD
CTR_Dir
DCAEVT1.soc(A)
DCBEVT1.soc(A)
ADCSOCOUTSELECT
Counter Compare (CC)
Action
Qualifier
(AQ)
CTR=CMPA
CMPAHR (8)
Select and pulse stretch
for external ADC
16
HiRes PWM (HRPWM)
CMPAHR (8)
EPWMA
ADCSOCAO
ADCSOCBO
CMPA Active (24)
CMPA Shadow (24)
ePWMxA
Trip
Zone
(TZ)
Dead
Band
(DB)
PWM
Chopper
(DB)
CTR=CMPB
CMPBHR (8)
16
CMPB Active (16)
EPWMB
ePWMxB
CMPB Shadow (16)
CMPBHR (8)
CTR=CMPC
EPWMx_TZ_INT
TZ1 to TZ3
TBCNT (16)
CMPC[15-0]
CTR=ZERO
DCAEVT1.inter
DCBEVT1.inter
DCAEVT2.inter
EMUSTOP
16
CLOCKFAIL
CMPC Active (16)
EQEPxERR
DCBEVT2.inter
DCAEVT1.force(A)
DCBEVT1.force(A)
DCAEVT2.force(A)
CMPC Shadow (16)
TBCNT (16)
CTR=CMPD
DCBEVT2.force(A)
CMPD[15-0]
16
CMPD Active (16)
CMPD Shadow (16)
A. 这些事件由ePWM 数字比较(DC) 子模块根据TRIPIN 输入电平生成。
图6-48. ePWM 子模块和关键内部信号互连
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 141
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
GPIO0
Async/
Sync/
Input X-Bar
Sync+Filter
GPIOx
Other Sources
INPUT[1:16]
16:127
0:15
eCAPx
XINT1
XINT2
XINT3
XINT4
XINT5
ADC
Wrapper(s)
PIE
ePWM
eCAP
Sync Mux
EXTSYNCIN1
EXTSYNCIN2
TZ1
TZ2
TZ3
EPWMINT
TZINT
TRIP1
TRIP2
TRIP3
TRIP6
EPWMx.EPWMCLK
PCLKCR2[EPWMx]
TBCLKSYNC
PCLKCR0[TBCLKSYNC]
TRIP4
TRIP5
TRIP7
TRIP8
TRIP9
TRIP10
TRIP11
TRIP12
INPUT[1:14]
CMPSSx.TRIPH
CMPSSx.TRIPHORL
CMPSSx.TRIPL
ADCx.EVT1-4
ECAPx.OUT
All
ePWM
Modules
ePWM
X-Bar
ADCSOCAO Select
ADCSOCBO Select
EXTSYNCOUT
ADCSOCxO
SOCA
SOCB
ADC
Wrapper(s)
Reserved
ECCERR
TRIP13
TRIP14
TRIP15
TZ4
TZ5
TZ6
PIEVECTERROR
EQEPERR
CLKFAIL
EMUSTOP
EPWMSYNCPER
Blanking Window
CMPSS
图6-49. ePWM 跳变输入连接
Copyright © 2023 Texas Instruments Incorporated
142 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.13.1.1 控制外设同步
借助该器件上的 ePWM 和 eCAP 同步方案，可灵活地划分 ePWM 和 eCAP 模块，并可在这些模块内进行局部同
步。图6-50 展示了同步方案。
TBCTL
SWFSYNC
CTR=ZERO
CTR=CMPB
CTR=CMPC
CTR=CMPD
CLR
DCAEVT1.sync
One Shot
Latch
DCBEVT1.sync
0
Set
Q
EPWMSYNCOUTEN
1
SWEN
ZEROEN
0
0
1
CMPBEN
EPWMxSYNCOUT
1
0
OR
CMPCEN
CMPDEN
DCARVT1EN
DCBEVT1EN
TBCTL2[SELFCLRTRREM]
Clear
Register
Disable
0
EPWM1SYNCOUT
|
|
|
EPWMxSYNCOUT
ECAP1SYNCOUT
HRPCTL[PWMSYNCSELX]
CTR=CMPC UP
EPWMxSYNCIN
|
|
|
CTR=CMPC DOWN
CTR=CMPD UP
ECAPySYNCOUT
Other Sources
EPWMxSYNCPER
CTR=CMPD DOWN
HRPCTL[PWMSYNCSEL]
CTR=PRD
CMPSS
DAC
EPWMSYNCINSEL
Note: SYNCO and SYNCOUT are used interchangeably
CTR=ZERO
图6-50. 同步链架构
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 143
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.13.1.2 ePWM 电气数据和时序
有关输入限定符参数的说明，请参阅“通用输入时序要求”表。
6.13.1.2.1 ePWM 时序要求
最小值
2tc(EPWMCLK)
最大值
单位
周期
异步
tw(SYNCIN)
2tc(EPWMCLK)
同步输入脉冲宽度
同步
1tc(EPWMCLK) + tw(IQSW)
带输入限定符
6.13.1.2.2 ePWM 开关特性
在建议运行条件下测得（除非另有说明）
参数(1)
脉冲持续时间，PWMx 输出高电平/低电平
同步输出脉冲宽度
最小值 最大值
单位
tw(PWM)
20
ns
tw(SYNCOUT)
8tc(SYSCLK)
周期
延迟时间，跳变输入激活到PWM 强制高电平
延迟时间，跳变输入激活到PWM 强制低电平
延迟时间，跳变输入激活到PWM 高阻抗
td(TZ-PWM)
25
ns
(1) 引脚上20pF 负载。
6.13.1.2.3 跳闸区输入时序
有关输入限定符参数的说明，请参阅“通用输入时序要求”表。
6.13.1.2.3.1 跳闸区域输入时序要求
最小值 最大值 单位
1tc(EPWMCLK)
异步
周期
周期
周期
tw(TZ)
2tc(EPWMCLK)
脉冲持续时间，TZx 输入低电平
同步
1tc(EPWMCLK) + tw(IQSW)
带输入限定符
6.13.1.2.3.2 PWM 高阻态特征时序图
EPWMCLK
tw(TZ)
TZ(A)
td(TZ-PWM)
PWM(B)
A. TZ：TZ1、TZ2、TZ3、TRIP1 至TRIP12
B. PWM 是指器件内的所有PWM 引脚。TZ 置于高电平后PWM 引脚的状态取决于PWM 恢复软件。
图6-51. PWM 高阻态特征
Copyright © 2023 Texas Instruments Incorporated
144 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.13.2 高分辨率脉宽调制器(HRPWM)
通过使用专用的校准延迟线路，HRPWM 在单个模块和简化的校准系统内结合了多条延迟线路。对于每个 ePWM
模块，都有两个HR 输出：
• 通道A 上的HR 占空比和死区控制
• 通道B 上的HR 占空比和死区控制
HRPWM 模块提供 PWM 分辨率（时间粒度），此分辨率明显优于使用传统数字 PWM 方法所能达到的分辨率。
HRPWM 模块的关键点为：
• 大大扩展了传统导出数字PWM 的时间分辨率能力
• 此功能可用于单边沿（占空比和相移控制）以及双边沿控制，以实现频率/周期调制。
• 通过对ePWM 模块的比较A、B、相位、周期和死区寄存器的扩展来控制更加精细的时间粒度控制或边沿定
位。
6.13.2.1 HRPWM 电气数据和时序
6.13.2.1.1 高分辨率PWM 特征
参数
最小值 典型值 最大值 单位
150 310 ps
微边沿定位(MEP) 步长(1)
(1) MEP 步长在高温和VDD 上的电压最小时最大。MEP 步长将随温度的升高和电压的下降而增加，并随温度的下降和电压的升高而减小。
使用HRPWM 特性的应用应该使用MEP 比例因子优化器(SFO) 估计软件功能。有关在最终应用中使用SFO 功能的详细信息，请参阅
TI 软件库。SFO 功能有助于在HRPWM 运行时动态估计每个SYSCLK 周期的MEP 步数。
6.13.3 外部ADC 转换启动电气数据和时序
6.13.3.1 外部ADC 转换启动开关特性
在建议运行条件下测得（除非另有说明）
参数
最小值
最大值
单位
周期
tw(ADCSOCL)
32tc(SYSCLK)
脉冲持续时间，ADCSOCxO 低电平
6.13.3.2 ADCSOCAO 或ADCSOCBO 时序图
tw(ADCSOCL)
ADCSOCAO
or
ADCSOCBO
图6-52. ADCSOCAO 或者ADCSOCBO 时序
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 145
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.13.4 增强型捕获(eCAP)
eCAP 模块的特性包括：
• 测量旋转机械的速度（例如，通过霍尔传感器感应齿状链轮）
• 位置传感器脉冲之间的持续时间测量
• 脉冲序列信号的周期和占空比测量
• 解码来自占空比编码电流/电压传感器的电流或电压振幅
本章介绍的eCAP 模块特性包括：
• 4 事件时间戳寄存器（每个32 位）
• 边缘极性选择，最多选择四个序列时间戳捕获事件
• 对4 个事件中的任何一个事件进行中断
• 单次采集多达4 个事件时间戳
• 在深度为4 的循环缓冲器中以连续模式采集时间戳
• 绝对时间戳采集
• 差分(Δ) 模式时间戳采集
• 当未用于采集模式时，eCAP 模块可配置为单通道PWM 输出
1 类eCAP 的捕捉功能通过0 类eCAP 得到增强，增加了以下特性：
• 事件过滤器复位位
– 向ECCTL2[CTRFILTRESET] 写入1 会清零事件过滤器、模数计数器和任何挂起的中断标志。复位该位对
于初始化和调试很有用。
• 模数计数器状态位。
– 模数计数器(ECCTL2 [MODCNTRSTS]) 指示接下来加载哪个捕捉寄存器。在0 类eCAP 中，无法了解模
数计数器的当前状态。
• 输入多路复用器
– ECCTL0 [INPUTSEL] 选择128 个输入信号之一，详情请见TMS320F280013x 实时微控制器技术参考手册
中“增强型捕捉(eCAP)”一章的“配置eCAP 器件引脚”一节。
• EALLOW 保护
– EALLOW 保护已添加到关键寄存器。为了维持与0 类的软件兼容性，请配置
DEV_CFG_REGS.ECAPTYPE 以使这些寄存器不受保护。
2 类eCAP 的捕捉功能通过1 类eCAP 得到增强，增加了以下特性：
• 添加了ECAPxSYNCINSEL 寄存器
– 为每个eCAP 添加了ECAPxSYNCINSEL 寄存器以选择外部SYNCIN。每个eCAP 可以有一个单独的
SYNCIN 信号。
Copyright © 2023 Texas Instruments Incorporated
146 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.13.4.1 eCAP 方框图
ECCTL2 [ SYNCI_EN, SYNCOSEL, SWSYNC]
ECCTL2[CAP/APWM]
APWM Mode
CTRPHS
(phase register−32 bit)
ECAPxSYNCIN
OVF
RST
CTR_OVF
CTR [0−31]
TSCTR
ECAPxSYNCOUT
PWM
Output
(counter−32 bit)
Delta−Mode
PRD [0−31]
CMP [0−31]
Compare
Logic
X-Bar
32
CTR=PRD
CTR=CMP
CTR [0−31]
PRD [0−31]
32
ECCTL1 [ CAPLDEN, CTRRSTx]
HRCTRL[HRE]
32
32
LD1
CAP1
Polarity
Select
LD
(APRD Active)
APRD
32
shadow
CMP [0−31]
32
HRCTRL[HRE]
HRCTRL[HRE]
32
32
CAP2
Polarity
Select
LD2
LD
Other
Sources
(ACMP Active)
[127:16]
[15:0]
Event
Prescale
Event
32
ACMP
16
qualifier
Input
shadow
ECCTL1[PRESCALE]
HRCTRL[HRE]
X-Bar
32
Polarity
Select
32
LD3
LD4
CAP3
LD
(APRD Shadow)
HRCTRL[HRE]
32
32
CAP4
Polarity
Select
LD
(ACMP Shadow)
Edge Polarity Select
ECCTL1[CAPxPOL]
4
4
ECCTL2[CTRFILTRESET]
Interrupt
Trigger
and
Continuous /
Oneshot
MODCNTRSTS
CTR_OVF
CTR=PRD
CTR=CMP
Capture Control
Flag
Control
ECAPx
(to ePIE)
ECCTL2 [ REARM, CONT_ONESHT, STOP_WRAP]
Registers: ECEINT, ECFLG, ECCLR, ECFRC
Capture Pulse
HR Input
SYSCLK
HRCLK
HR Submodule
ECAPx_HRCAL
(to ePIE)
图6-53. eCAP 方框图
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 147
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.13.4.2 eCAP 同步
通过选择一个公共的 SYNCIN 源，eCAP 模块可以互相同步。eCAP 的 SYNCIN 源可以是软件同步输入或外部同
步输入。外部同步输入信号可来自 EPWM、eCAP 或 X-Bar。如图 6-54 所示，SYNC 信号由 ECAPx 的
ECAPxSYNCINSEL[SEL] 位中的选择定义。
ECAPx
Disable
0x0
0x1
ECAPxSYNCIN
EPWMxSYNCOUT
ECAPxSYNCIN
Signals
ECCTL2[SWSYNC]
CTR=PRD
Disable
EXTSYNCOUT
ECAPxSYNCOUT
(EPWM, ECAP,
INPUTXBAR, …)
Disable
SYNCSELECT[SYNCOUT]
0xn
ECCTL2[SYNCOSEL]
ECAPSYNCINSEL[SEL]
图6-54. eCAP 同步方案
6.13.4.3 eCAP 电气数据和时序
6.13.4.3.1 eCAP 时序要求
最小值
2tc(SYSCLK)
标称值
最大值
单位
异步
tw(CAP)
2tc(SYSCLK)
ns
采集输入脉冲宽度
同步
1tc(SYSCLK) + tw_(IQSW)
带输入限定符
6.13.4.3.2 eCAP 开关特性
在建议运行条件下测得（除非另有说明）
参数
最小值
典型值
最大值
单位
tw(APWM)
20
ns
脉冲持续时间，APWMx 输出高电平/低电平
Copyright © 2023 Texas Instruments Incorporated
148 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.13.5 增强型正交编码器脉冲(eQEP)
该器件上的 eQEP 模块为 2 类。eQEP 直接与线性或旋转增量编码器相连，以便从高性能运动和位置控制系统中
使用的旋转机器中获得位置、方向和速度信息。
该eQEP 外设包含以下主要功能单元（请参阅图6-55）：
• 针对每个引脚的可编程输入鉴定（GPIO MUX 的一部分）
• 正交解码器单元(QDU)
• 用于位置测量的位置计数器和控制单元(PCCU)
• 用于低速测量的正交边沿捕捉单元(QCAP)
• 用于速度/频率测量的单位时基(UTIME)
• 用于检测失速的看门狗计时器(QWDOG)
• 正交模式适配器(QMA)
System
control registers
To CPU
EQEPxENCLK
SYSCLK
QCPRD
Enhanced QEP (eQEP) peripheral
QCAPCTL
16
QCTMR
16
16
Quadrature
capture unit
(QCAP)
QCTMRLAT
QCPRDLAT
QUTMR
QUPRD
QWDTMR
QWDPRD
Registers
used by
multiple units
32
16
QDECCTL
16
QEPCTL
QEPSTS
QFLG
UTOUT
UTIME
QWDOG
EQEPx_A
EQEPx_B
EQEPxAIN
EQEPxBIN
WDTOUT
QMA
EQEPxINT
QCLK
QDIR
QI
PIE
EQEPxIIN
Quadrature
decoder
(QDU)
32
GPIO
MUX
EQEPx_INDEX
EQEPxIOUT
EQEPxIOE
Position counter/
control unit
(PCCU)
QS
QPOSLAT
PHE
QPOSSLAT
QPOSILAT
PCSOUT
EQEPxSIN
EQEPx_STROBE
EQEPxSOUT
EQEPxSOE
32
32
16
QEINT
QPOSCNT
QPOSINIT
QPOSMAX
QPOSCMP
QFRC
QCLR
QPOSCTL
图6-55. eQEP 方框图
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 149
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.13.5.1 eQEP 电气数据和时序
有关输入限定符参数的说明，请参阅“通用输入时序要求”表。
6.13.5.1.1 eQEP 时序要求
最小值
最大值
单位
周期
同步(1)
2tc(SYSCLK)
tw(QEPP)
QEP 输入周期
2[1tc(SYSCLK) + tw(IQSW)
]
与输入限定符同步
同步(1)
2tc(SYSCLK)
2tc(SYSCLK) + tw(IQSW)
2tc(SYSCLK)
tw(INDEXH)
tw(INDEXL)
tw(STROBH)
tw(STROBL)
QEP 索引输入高电平时间
QEP 索引输入低电平时间
QEP 选通高电平时间
QEP 选通输入低电平时间
周期
周期
周期
周期
与输入限定符同步
同步(1)
2tc(SYSCLK) + tw(IQSW)
2tc(SYSCLK)
2tc(SYSCLK) + tw(IQSW)
2tc(SYSCLK)
与输入限定符同步
同步(1)
与输入限定符同步
同步(1)
2tc(SYSCLK) + tw(IQSW)
与输入限定符同步
(1) GPIO GPxQSELn 异步模式不得用于eQEP 模块输入引脚。
6.13.5.1.2 eQEP 开关特性
在建议运行条件下测得（除非另有说明）
参数
最小值
最大值
单位
周期
td(CNTR)xin
5tc(SYSCLK)
延迟时间，外部时钟到计数器增量
td(PCS-OUT)QEP
7tc(SYSCLK)
延迟时间，QEP 输入边沿到位置比较同步输出
个周期
Copyright © 2023 Texas Instruments Incorporated
150 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.14 通信外设
6.14.1 控制器局域网(CAN)
备注
CAN 模块使用称为DCAN 的IP。本文档交替使用名称CAN 和DCAN 来引用此外设。
CAN 模块实现下列特性：
• 符合ISO11898-1（Bosch® CAN 协议规范2.0 A 和B）
• 最高1Mbps 的比特率
• 多个时钟源
• 32 个消息对象（邮箱），每个对象具有以下属性：
– 可配置为接收或者发送
– 可配置标准（11 位）或扩展（29 位）标识符
– 支持可编程标识符接收掩码
– 支持数据和远程帧
– 保留0 到8 个字节的数据
– 奇偶校验配置和数据RAM
• 每个消息对象的单独标识符掩码
• 消息对象的可编程FIFO 模式
• 用于自检操作的可编程环回模式
• 调试支持的挂起模式
• 软件模块复位
• 由一个可编程32 位计时器实现在总线关闭状态后自动开启总线
• 2 条中断线路
备注
对于100MHz 的CAN 位时钟，最小比特率可以为3.90625Kbps。
备注
片上振荡器的精度可在“INTOSC 特性”表中找到。根据相关参数（如 CAN 位时序设置、比特率、总
线长度和传播延迟），此振荡器的精度可能不符合 CAN 协议的要求。在这种情况下，必须使用外部时
钟源。
图6-56 展示了CAN 功能方框图。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 151
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
CAN_H
CAN Bus
CAN_L
3.3V CAN Transceiver
CANx TX pin
External connections
Device
CANx RX pin
CAN
CAN Core
Message RAM
Message Handler
Message
RAM
Interface
Register and Message
Object Access (IFx)
32
Message
Objects
(Mailboxes)
Test Modes
Only
Module Interface
CANINT0 CANINT1
(to ePIE)
CPU Bus
图6-56. CAN 方框图
Copyright © 2023 Texas Instruments Incorporated
152 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.14.2 内部集成电路(I2C)
I2C 模块具有以下特性：
• 符合NXP Semiconductor I2C 总线规范（版本2.1）：
– 支持8 位格式传输
– 7 位和10 位寻址模式
– 常规调用
– START 字节模式
– 支持多个主器件-发送器和从器件-接收器
– 支持多个从器件-发送器和主器件-接收器
– 组合主器件发送/接收和接收/发送模式
– 数据传输速率从10kbps 到高达400Kbps（快速模式）
• 支持与以下兼容的电压阈值：
– SMBus 2.0 及更低版本
– PMBus 1.2 及更低版本
• 一个16 字节接收FIFO 和一个16 字节发送FIFO
• 支持两个ePIE 中断
– I2Cx 中断- 可以配置以下任何条件来生成I2Cx 中断：
• 发送就绪
• 接收就绪
• 寄存器访问就绪
• 无确认
• 仲裁丢失
• 检测到停止条件
• 被寻址为从器件
– I2Cx_FIFO 中断：
• 发送FIFO 中断
• 接收FIFO 中断
• 模块启用和禁用能力
• 自由数据格式模式
图6-57 展示了I2C 外设模块如何在器件内连接。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 153
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
I2C module
I2CXSR
I2CDXR
TX FIFO
RX FIFO
FIFO Interrupt
to CPU/PIE
SDA
Peripheral bus
I2CRSR
I2CDRR
Control/status
registers
CPU
Clock
synchronizer
SCL
Prescaler
Noise filters
Arbitrator
Interrupt to
CPU/PIE
I2C INT
图6-57. I2C 外设模块接口
Copyright © 2023 Texas Instruments Incorporated
154 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.14.2.1 I2C 电气数据和时序
备注
为了满足所有的I2C 协议时序规范，I2C 模块时钟必须配置为7MHz 至12MHz 范围内的值。
6.14.2.1.1 I2C 时序要求
编号
标准模式
T0
最小值
最大值
单位
fmod
7
4.0
4.0
0
12
MHz
µs
µs
µs
ns
ns
ns
ns
ns
µs
ns
pF
I2C 模块频率
T1
T2
T3
T4
T5
T6
T7
T8
T9
T10
T11
th(SDA-SCL)START
tsu(SCL-SDA)START
th(SCL-DAT)
tsu(DAT-SCL)
tr(SDA)
保持时间，启动条件，SDA 下降后SCL 下降延迟
设置时间，重复启动，SDA 下降延迟之前SCL 上升
保持时间，SCL 下降后的数据
设置时间，SCL 上升前的数据
上升时间，SDA
250
1000
1000
300
tr(SCL)
上升时间，SCL
tf(SDA)
下降时间，SDA
tf(SCL)
300
下降时间，SCL
tsu(SCL-SDA)STOP
tw(SP)
4.0
0
设置时间，停止条件，SDA 上升延迟之前SCL 上升
将由滤波器抑制的尖峰脉冲持续时间
每条总线上的电容负载
50
Cb
400
快速模式
T0
fmod
7
0.6
0.6
0
12
MHz
µs
µs
µs
ns
ns
ns
ns
ns
µs
ns
pF
I2C 模块频率
T1
T2
T3
T4
T5
T6
T7
T8
T9
T10
T11
th(SDA-SCL)START
tsu(SCL-SDA)START
th(SCL-DAT)
tsu(DAT-SCL)
tr(SDA)
保持时间，启动条件，SDA 下降后SCL 下降延迟
设置时间，重复启动，SDA 下降延迟之前SCL 上升
保持时间，SCL 下降后的数据
设置时间，SCL 上升前的数据
上升时间，SDA
100
20
300
300
300
300
tr(SCL)
20
上升时间，SCL
tf(SDA)
11.4
11.4
0.6
0
下降时间，SDA
tf(SCL)
下降时间，SCL
tsu(SCL-SDA)STOP
tw(SP)
设置时间，停止条件，SDA 上升延迟之前SCL 上升
将由滤波器抑制的尖峰脉冲持续时间
每条总线上的电容负载
50
Cb
400
6.14.2.1.2 I2C 开关特征
在推荐的工作条件下（除非另有说明）
编号
标准模式
S1
参数
测试条件
最小值
最大值 单位
fSCL
0
10
100
kHz
µs
µs
µs
µs
µs
µs
SCL 时钟频率
S2
S3
S4
S5
S6
S7
TSCL
SCL 时钟周期
tw(SCLL)
tw(SCLH)
tBUF
4.7
4.0
4.7
脉冲持续时间，SCL 时钟低电平
脉冲持续时间，SCL 时钟高电平
停止和启动条件之间的总线空闲时间
有效时间，SCL 下降后的数据
有效时间，SCL 下降后的确认
tv(SCL-DAT)
tv(SCL-ACK)
3.45
3.45
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 155
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.14.2.1.2 I2C 开关特征(continued)
在推荐的工作条件下（除非另有说明）
编号
参数
测试条件
最小值
最大值 单位
S8
II
0.1 Vbus < Vi < 0.9 Vbus
-10
10
µA
引脚上的输入电流
快速模式
S1
fSCL
0
2.5
1.3
0.6
1.3
400
kHz
µs
µs
µs
µs
µs
µs
µA
SCL 时钟频率
S2
S3
S4
S5
S6
S7
S8
TSCL
SCL 时钟周期
tw(SCLL)
tw(SCLH)
tBUF
脉冲持续时间，SCL 时钟低电平
脉冲持续时间，SCL 时钟高电平
停止和启动条件之间的总线空闲时间
有效时间，SCL 下降后的数据
有效时间，SCL 下降后的确认
引脚上的输入电流
tv(SCL-DAT)
tv(SCL-ACK)
II
0.9
0.9
10
0.1 Vbus < Vi < 0.9 Vbus
-10
6.14.2.1.3 I2C 时序图
STOP
START
SDA
SCL
ACK
Contd...
Contd...
S7
S6
T10
T5
T7
S3
S4
9th
clock
T6
T8
S2
Repeated
START
STOP
S5
SDA
ACK
T2
T9
T1
SCL
9th
clock
图6-58. I2C 时序图
Copyright © 2023 Texas Instruments Incorporated
156 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.14.3 串行通信接口(SCI)
SCI 是一种双线制异步串行端口，通常称为 UART。SCI 模块支持 CPU 与其他异步外设之间使用标准非归零码
(NRZ) 格式的数字通信
SCI 发送器和接收器都有一个用于减少服务开销的 16 级深度 FIFO，且具有各自独立的使能位和中断位。两者都
能独立进行半双工通信，或同时进行全双工通信。为了指定数据完整性，SCI 检查接收到的数据是否存在中断检
测、奇偶校验、超限和成帧错误。比特率通过16 位波特选择寄存器可编程为不同的速度。
SCI 模块的特性包括：
• 两个外部引脚：
– SCITXD：SCI 发送-输出引脚
– SCIRXD：SCI 接收-输入引脚
– 波特率可编程为64K 不同速率
• 数据字格式
– 1 个起始位
– 数据字长度可在1 至8 位之间编程
– 可选偶数/奇数/无奇偶校验位
– 1 个或2 个停止位
• 四个错误检测标志：奇偶、超载、组帧、和中断检测
• 两种唤醒多处理器模式：空闲线和地址位
• 半双工或全双工操作
• 双缓冲接收和发送功能
• 发送器和接收器操作可通过带有状态标志的中断驱动或轮询算法来完成。
– 发送器：TXRDY 标志（发送器缓冲寄存器已准备好接收另一个字符）和TX EMPTY 标志（发送器移位寄
存器为空）
– 接收器：RXRDY 标志（接收器缓冲寄存器已准备好接收另一个字符）、BRKDT 标志（发生了中断条件）
和RX ERROR 标志（监测四个中断条件）
• 发送器和接收器中断的独立使能位（BRKDT 除外）
• NRZ 格式
• 自动波特检测硬件逻辑
• 16 级发送和接收FIFO
备注
此模块中的所有寄存器均为 8 位寄存器。当寄存器被访问时，寄存器数据位于低位字节（位 7-0），高
位字节（位15-8）读取为零。对高字节进行写入无效。
图6-59 显示了SCI 模块方框图。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 157
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
TXSHF
Register
SCITXD
8
TXENA
SCICTL1.1
Frame
Format and Mode
Parity
Even/Odd
TXEMPTY
SCICTL2.6
0
1
SCICCR.6
8
Enable
TX FIFO_0
TX FIFO_1
TXINT
SCICCR.5
To CPU
TX Interrupt
Logic
TX FIFO Interrupts
8
TX FIFO_N
TXINTENA
SCICTL2.0
TXRDY
8
1
0
TXWAKE
SCICTL2.7
SCICTL1.3
SCI TX Interrupt Select Logic
Auto Baud Detect Logic
8
WUT
Transmit Data
Buffer Register
SCITXBUF.7-0
RXENA
Baud Rate
MSB/LSB
Registers
SCICTL1.0
LSPCLK
RXSHF
Register
SCIRXD
SCIHBAUD.15-8
SCILBAUD.7-0
RXWAKE
8
SCIRXST.1
0
1
8
SCIFFENA
SCIFFTX.14
RX FIFO_0
RX FIFO_1
RXINT
To CPU
8
RX FIFO Interrupts
RX Interrupt
Logic
RX FIFO_N
RXFFOVF
8
1
SCIFFRX.15
0
RXBKINTENA
SCICTL2.1
RXRDY
SCIRXST.6
RXENA
BRKDT
RXERRINTENA
SCICTL1.6
SCICTL1.0
SCIRXST.5
SCI RX Interrupt Select Logic
8
SCIRXST.5-2
BRKDT FE OE PE
RXERROR
Receive Data
Buffer Register
SCIRXBUF.7-0
SCIRXST.7
图6-59. SCI 方框图
Copyright © 2023 Texas Instruments Incorporated
158 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.14.4 串行外设接口(SPI)
串行外设接口 (SPI) 是一种高速同步串行输入和输出(I/O) 端口，其允许以编程的位传输速率将编程长度（1 至16
位）的串行位流移入和移出器件。SPI 通常用于MCU 控制器与外部外设或另一控制器之间的通信。典型应用包括
外部 I/O 或者通过诸如移位寄存器、显示驱动器和模数转换器 (ADC) 等器件进行外设扩展。SPI 的主器件或从器
件运行时支持多器件通信。该端口支持16 级接收和发送FIFO，以减少CPU 服务开销。
SPI 模块的特性包括：
• SPISOMI：SPI 从器件输出/主器件输入引脚
• SPISIMO：SPI 从器件输入/主器件输出引脚
• SPISTE：SPI 从器件发送使能引脚
• SPICLK：SPI 串行时钟引脚
• 两种工作模式：主器件和从器件
• 波特率：125 个不同的可编程速率。可采用的最大波特率受限于SPI 引脚上使用的I/O 缓冲器的最大速度。
• 数据字长度：1 至16 数据位
• 四种计时方案（由时钟极性和时钟相位的位控制）包含：
– 无相位延迟的下降沿：SPICLK 高电平有效。SPI 在SPICLK 信号的下降沿上发送数据，在SPICLK 信号的
上升沿上接收数据。
– 有相位延迟的下降沿：SPICLK 高电平有效。SPI 在SPICLK 信号下降沿提前半个周期发送数据，在
SPICLK 信号的下降沿上接收数据。
– 无相位延迟的上升沿：SPICLK 低电平无效。SPI 在SPICLK 信号的上升沿上发送数据，在SPICLK 信号的
下降沿上接收数据。
– 有相位延迟的上升沿：SPICLK 低电平无效。SPI 在SPICLK 信号上升沿的半个周期之前发送数据，而在
SPICLK 信号的上升沿上接收数据。
• 同时接收和发送操作（可在软件中禁用发送功能）
• 发送器和接收器操作通过中断驱动或轮询算法完成
• 16 级发送/接收FIFO
• 高速模式
• 延迟的发送控制
• 3 线SPI 模式
• 在带有两个SPI 模块的器件上实现数字音频接口接收模式的SPISTE 反转
图6-60 所示为SPI CPU 接口。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 159
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
PCLKCR8
LSPCLK
Low-Speed
Prescaler
CPU
SYSCLK
Bit Clock
SYSRS
SPISIMO
SPISOMI
SPI
GPIO MUX
SPIINT
SPICLK
SPISTE
PIE
SPITXINT
图6-60. SPI CPU 接口
Copyright © 2023 Texas Instruments Incorporated
160 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.14.4.1 SPI 主器件模式时序
下一节介绍了 SPI 主器件模式时序。 有关高速模式下 SPI 的更多信息，请参阅 TMS320F280013x 实时微控制器
技术参考手册的“串行外设接口(SPI)”一章。
备注
SPI 高速模式的所有时序参数都假设SPICLK、SPISIMO 和SPISOMI 上的负载电容为5pF。
6.14.4.1.1 SPI 主模式时序要求
(BRR + 1) (1)
编号
最小值
最大值 单位
高速模式
8
9
tsu(SOMI)M
th(SOMI)M
1
ns
ns
SPICLK 之前SPISOMI 有效的设置时间
SPICLK 之后SPISOMI 有效的保持时间
偶数，奇数
偶数，奇数
6.5
正常模式
8
9
tsu(SOMI)M
th(SOMI)M
15
0
ns
ns
SPICLK 之前SPISOMI 有效的设置时间
SPICLK 之后SPISOMI 有效的保持时间
偶数，奇数
偶数，奇数
(1) 当(SPIBRR + 1) 为偶数或SPIBRR 为0 或2 时，(BRR + 1) 条件为偶数。当(SPIBRR + 1) 为奇数且SPIBRR 大于3 时，(BRR + 1)
条件为奇数。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 161
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.14.4.1.2 SPI 主模式开关特性- 时钟相位0
在推荐的工作条件下（除非另有说明）
(BRR + 1)(3)
参数(1) (2)
编号
最小值
最大值 单位
通用
4tc(LSPCLK)
5tc(LSPCLK)
128tc(LSPCLK)
偶数
奇数
偶数
1
2
tc(SPC)M
ns
ns
周期时间，SPICLK
127tc(LSPCLK)
0.5tc(SPC)M + 1
0.5tc(SPC)M –1
tw(SPC1)M
脉冲持续时间，SPICLK，第一个脉冲
0.5tc(SPC)M
+
0.5tc(SPC)M + 0.5tc(LSPCLK) –1
0.5tc(SPC)M –1
奇数
偶数
奇数
0.5tc(LSPCLK) + 1
0.5tc(SPC)M + 1
3
tw(SPC2)M
td(SPC)M
tv(STE)M
ns
ns
ns
脉冲持续时间，SPICLK，第二个脉冲
0.5tc(SPC)M
–
0.5tc(SPC)M –0.5tc(LSPCLK) –1
0.5tc(LSPCLK) + 1
1.5tc(SPC)M
–
Even
1.5tc(SPC)M –3tc(SYSCLK) –3
3tc(SYSCLK) + 3
延迟时间，SPISTE 有效至SPICLK 的
时间
23
24
1.5tc(SPC)M
–
1.5tc(SPC)M –4tc(SYSCLK) –3
0.5tc(SPC)M –3
奇数
偶数
奇数
4tc(SYSCLK) + 3
0.5tc(SPC)M+3
有效时间，SPICLK 至SPISTE 无效的
时间
0.5tc(SPC)M
–
0.5tc(SPC)M –0.5tc(LSPCLK) –3
0.5tc(LSPCLK) + 3
高速模式
延迟时间，SPICLK 至SPISIMO 有效
的时间
4
5
td(SIMO)M
1
ns
ns
偶数，奇数
0.5tc(SPC)M –3
偶数
奇数
有效时间，SPICLK 之后SPISIMO 有
效的时间
tv(SIMO)M
0.5tc(SPC)M –0.5tc(LSPCLK) –3
正常模式
延迟时间，SPICLK 至SPISIMO 有效
的时间
4
5
td(SIMO)M
2
ns
ns
偶数，奇数
0.5tc(SPC)M –3
偶数
奇数
有效时间，SPICLK 之后SPISIMO 有
效的时间
tv(SIMO)M
0.5tc(SPC)M –0.5tc(LSPCLK) –3
(1) 高速模式下引脚上的负载为10pF。
(2) 正常模式下引脚上的负载为20pF。
(3) 当(SPIBRR + 1) 为偶数或SPIBRR 为0 或2 时，(BRR + 1) 条件为偶数。当(SPIBRR + 1) 为奇数且SPIBRR 大于3 时，(BRR + 1)
条件为奇数。
Copyright © 2023 Texas Instruments Incorporated
162 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.14.4.1.3 SPI 主模式开关特性- 时钟相位1
在推荐的工作条件下（除非另有说明）
参数(1) (2)
(BRR + 1)
编号
最小值
最大值 单位
通用
4tc(LSPCLK)
5tc(LSPCLK)
128tc(LSPCLK)
偶数
1
tc(SPC)M
ns
ns
周期时间，SPICLK
127tc(LSPCLK)
奇数
偶数
0.5tc(SPC)M + 1
0.5tc(SPC)M –1
2
tw(SPCH)M
脉冲持续时间，SPICLK，第一个脉冲
0.5tc(SPC)M
–
0.5tc(SPC)M –0.5tc(LSPCLK) –1
0.5tc(SPC)M –1
奇数
偶数
奇数
0.5tc(LSPCLK) + 1
0.5tc(SPC)M + 1
3
tw(SPC2)M
ns
脉冲持续时间，SPICLK，第二个脉冲
0.5tc(SPC)M
+
0.5tc(SPC)M + 0.5tc(LSPCLK) –1
0.5tc(LSPCLK) + 1
延迟时间，SPISTE 有效至SPICLK 的
时间
2tc(SPC)M –
3tc(SYSCLK) + 3
23
24
td(SPC)M
ns
ns
偶数，奇数
2tc(SPC)M –3tc(SYSCLK) –3
-3
-3
3
3
偶数
奇数
延迟时间，SPICLK 至SPISTE 无效的
时间
td(STE)M
高速模式
0.5tc(SPC)M –2
0.5tc(SPC)M + 0.5tc(LSPCLK) –2
0.5tc(SPC)M –3
偶数
奇数
偶数
奇数
延迟时间，SPISIMO 有效至SPICLK
的时间
4
5
td(SIMO)M
ns
ns
有效时间，SPICLK 之后SPISIMO 有
效的时间
tv(SIMO)M
0.5tc(SPC)M –0.5tc(LSPCLK) –3
正常模式
0.5tc(SPC)M –2
0.5tc(SPC)M + 0.5tc(LSPCLK) –2
0.5tc(SPC)M –3
偶数
奇数
偶数
奇数
延迟时间，SPISIMO 有效至SPICLK
的时间
4
5
td(SIMO)M
ns
ns
有效时间，SPICLK 之后SPISIMO 有
效的时间
tv(SIMO)M
0.5tc(SPC)M –0.5tc(LSPCLK) –3
(1) 高速模式下引脚上的负载为10pF。
(2) 正常模式下引脚上的负载为20pF。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 163
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.14.4.1.4 SPI 主器件模式时序图
1
SPICLK
(clock polarity = 0)
2
3
SPICLK
(clock polarity = 1)
4
5
SPISIMO
Master Out Data Is Valid
8
9
Master In Data
Must Be Valid
SPISOMI
SPISTE(A)
24
23
A. 除了在FIFO 和非FIFO 模式下的背对背传输字之间的情况外，在字的尾端，SPISTE 将变为停止状态。
图6-61. SPI 主器件模式外部时序（时钟相位= 0）
1
SPICLK
(clock polarity = 0)
2
3
SPICLK
(clock polarity = 1)
4
5
SPISIMO
Master Out Data Is Valid
8
9
Master In Data Must
Be Valid
SPISOMI
SPISTE(A)
24
23
A. 除了在FIFO 和非FIFO 模式下的背对背传输字之间的情况外，在字的尾端，SPISTE 将变为停止状态。
图6-62. SPI 主器件模式外部时序（时钟相位= 1）
Copyright © 2023 Texas Instruments Incorporated
164 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
6.14.4.2 SPI 从器件模式时序
下一节介绍了 SPI 从器件模式时序。更多有关高速模式下 SPI 的信息，请参阅 TMS320F280013x 实时微控制器
技术参考手册的“串行外设接口(SPI)”一章。
6.14.4.2.1 SPI 从模式时序要求
编号
12
最小值
最大值 单位
tc(SPC)S
4tc(SYSCLK)
ns
周期时间，SPICLK
13
14
19
20
tw(SPC1)S
tw(SPC2)S
tsu(SIMO)S
th(SIMO)S
ns
ns
ns
ns
脉冲持续时间，SPICLK，第一个脉冲
脉冲持续时间，SPICLK，第二个脉冲
SPICLK 之前SPISIMO 有效的设置时间
SPICLK 之后SPISIMO 有效的保持时间
2tc(SYSCLK) –1
2tc(SYSCLK) –1
1.5tc(SYSCLK)
1.5tc(SYSCLK)
SPICLK 之前SPISTE 有效的设置时间（时
钟相位= 0）
2tc(SYSCLK) + 15
ns
25
26
tsu(STE)S
SPICLK 之前SPISTE 有效的设置时间（时
钟相位= 1）
2tc(SYSCLK) + 15
1.5tc(SYSCLK)
ns
ns
th(STE)S
SPICLK 之后SPISTE 无效的保持时间
6.14.4.2.2 SPI 从模式开关特性
在推荐的工作条件下（除非另有说明）
参数(1)
编号
最小值
最大值 单位
延迟时间，SPICLK 至SPISOMI 有效的时
间
15
16
td(SOMI)S
tv(SOMI)S
12.5
ns
ns
有效时间，SPICLK 之后SPISOMI 有效的
时间
0
(1) 引脚上20pF 负载。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 165
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
6.14.4.2.3 SPI 从器件模式时序图
12
SPICLK
(clock polarity = 0)
13
14
SPICLK
(clock polarity = 1)
15
16
SPISOMI
SPISOMI Data Is Valid
19
20
SPISIMO Data
Must Be Valid
SPISIMO
SPISTE
25
26
图6-63. SPI 从器件模式外部时序（时钟相位= 0）
12
SPICLK
(clock polarity = 0)
13
14
SPICLK
(clock polarity = 1)
15
SPISOMI
SPISOMI Data Is Valid
Data Valid
Data Valid
16
19
20
SPISIMO Data
Must Be Valid
SPISIMO
SPISTE
26
25
图6-64. SPI 从器件模式外部时序（时钟相位= 1）
Copyright © 2023 Texas Instruments Incorporated
166 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
7 详细说明
7.1 概述
TMS320F280013x (F280013x) 是 C2000™ 实时微控制器系列的可扩展、超低延迟器件，旨在提高电力电子产品
的效率。
实时控制子系统基于 TI 的 32 位 C28x DSP 内核，可针对从片上闪存或 SRAM 运行的浮点或定点代码提供
120MHz 的信号处理性能。三角函数加速器 (TMU) 进一步增强了 C28x CPU 的性能，从而加快了对实时控制系统
关键的常用算法的速度。
F280013x 支持高达256KB (128KW) 的闪存。高达36KB (18KW) 的片上SRAM 也可用于补充闪存。
高性能模拟块集成在 F280013x 实时微控制器 (MCU) 上，并与处理单元和 PWM 单元紧密耦合，从而提供出色的
实时信号链性能。14 个 PWM 通道可控制从三相逆变器到功率因数校正的各种功率级，以及其他先进的多级电源
拓扑。
各种业界通用的通信端口（如SPI、SCI、I2C 和CAN）不仅支持连接，还提供了多个引脚复用选项，可实现出色
的信号布局。
是否想详细了解 C2000 MCU 适用于实时控制系统的特性？查看《使用 C2000™ 实时微控制器的基本开发指
南》，并访问C2000™ 实时控制MCU 页面。
C2000™ 实时控制微控制器(MCU) 入门指南 涵盖了 C2000 器件开发中从硬件到支持资源的所有方面。除了主要
的参考文档外，每个部分还提供了相关链接和资源，可帮助用户进一步了解相关信息。
准备好开始了吗？查看TMDSCNCD2800137 评估板并下载C2000Ware。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 167
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
7.2 功能方框图
功能方框图展示了CPU 系统及关联的外设。
Boot ROM
Secure Memories
shown in Red
C28x CPU
Secure ROM
FPU32
TMU
Flash Bank0
128 Sectors
128KW (256KB)
CPU Timers
DCC
DCSM
ePIE
M0-M1 RAM
2KW (4KB)
LS0-LS1 RAM
16KW (32KB)
Crystal Oscillator
INTOSC1, INTOSC2
PLL
PF1
PF3
PF4
PF2
PF7
PF9
Result
2x 12-Bit ADC
Data
14x ePWM Chan.
(2Hi-Res Capable)
1x SPI
1x CAN
3x SCI
2x I2C
38x GPIO
(GPIO,
AGPIO, AIO)
2x eCAP
NMI
Watchdog
Input XBAR
Output XBAR
ePWM XBAR
1x eQEP
Windowed
Watchdog
1x CMPSS
(Ramp Gen. DAC)
3x CMPSS_LITE
(Static DAC)
图7-1. 功能方框图
Copyright © 2023 Texas Instruments Incorporated
168 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
7.3 存储器
7.3.1 内存映射
表7-1. 内存映射
ECC/ 奇偶校验
存储器
大小
起始地址
结束地址
访问保护
安全
M0 RAM
1K x 16
1K x 16
256 x 16
8K x 16
8K x 16
1.5K x 16
0x0000 0000
0x0000 0400
0x0000 0D00
0x0000 8000
0x0000 A000
0x0007 1000
0x0000 03FF
0x0000 07FF
0x0000 0DFF
0x0000 9FFF
0x0000 BFFF
0x0007 15FF
ECC
ECC
-
-
-
-
是
是
-
M1 RAM
PieVectTable
LS0 RAM
LS1 RAM
TI OTP( 1)
奇偶校验
奇偶校验
ECC
是
是
-
是
是
是( 2)
是( 2)
1K x 16
128K x 16
32K x 16
0x0007 8000
0x0008 0000
0x003F 8000
0x0007 83FF
0x0009 FFFF
0x003F FFFF
ECC
ECC
-
-
-
用户OTP
闪存
是
-
引导ROM
奇偶校验
饼图向量获取错误（引导ROM 的一
部分）
1 x 16
0x003F FFBE
0x003F FFC0
0x003F FFBF
0x003F FFFF
-
-
-
-
奇偶校验
奇偶校验
64 x 16
默认向量（引导ROM 的一部分）
(1) TI OTP 仅供TI 内部使用。
(2) 只有一部分是安全的。
7.3.1.1 专用RAM (Mx RAM)
CPU 子系统有两个支持ECC 功能的专用RAM 模块：M0 和M1。这些存储器是与CPU 紧密耦合的小型非安全块
（即，只有CPU 可以访问这些存储器）。
7.3.1.2 本地共享RAM (LSx RAM)
CPU 可访问本地共享的RAM (LSx RAM)。所有LSx RAM 块都具有奇偶校验功能。这些存储器都是安全的，且具
有CPU 访问保护（CPU 写入/CPU 获取）。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 169
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
7.3.2 闪存存储器映射
在F280013x 器件上，提供了一个闪存存储体(256KB [128KW])。对闪存进行编程的代码应在RAM 之外执行，在
进行擦除或编程操作时，不应以任何形式存取闪存存储体。
表7-2. 闪存存储器映射
地址
ECC 地址
START
器件型号
扇区
START
END
END
尺寸
尺寸
OTP 扇区
TI OTP 组0（不安
全）
1520 x 16
16 x 16
0x0007 1000
0x0007 15F0
0x0007 8000
0x0007 15EF
0x0007 15FF
0x0007 83FF
128 x 16
128 x 16
128 x 16
0x0107 0200
0x0107 02BE
0x0107 1000
0x0107 02BD
0x0107 02BF
0x0107 107F
TI OTP 组0（安全）
全部
用户可配置的DCSM
OTP 组0
1K x 16
组0 扇区
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
0x0008 0000
0x0008 0400
0x0008 0800
0x0008 0C00
0x0008 1000
0x0008 1400
0x0008 1800
0x0008 1C00
0x0008 2000
0x0008 2400
0x0008 2800
0x0008 2C00
0x0008 3000
0x0008 3400
0x0008 3800
0x0008 3C00
0x0008 4000
0x0008 4400
0x0008 4800
0x0008 4C00
0x0008 5000
0x0008 5400
0x0008 5800
0x0008 5C00
0x0008 6000
0x0008 6400
0x0008 6800
0x0008 6C00
0x0008 7000
0x0008 7400
0x0008 7800
0x0008 7C00
0x0008 03FF
0x0008 07FF
0x0008 0BFF
0x0008 0FFF
0x0008 13FF
0x0008 17FF
0x0008 1BFF
0x0008 1FFF
0x0008 23FF
0x0008 27FF
0x0008 2BFF
0x0008 2FFF
0x0008 33FF
0x0008 37FF
0x0008 3BFF
0x0008 3FFF
0x0008 43FF
0x0008 47FF
0x0008 4BFF
0x0008 4FFF
0x0008 53FF
0x0008 57FF
0x0008 5BFF
0x0008 5FFF
0x0008 63FF
0x0008 67FF
0x0008 6BFF
0x0008 6FFF
0x0008 73FF
0x0008 77FF
0x0008 7BFF
0x0008 7FFF
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
0x0108 0000
0x0108 0080
0x0108 0100
0x0108 0180
0x0108 0200
0x0108 0280
0x0108 0300
0x0108 0380
0x0108 0400
0x0108 0480
0x0108 0500
0x0108 0580
0x0108 0600
0x0108 0680
0x0108 0700
0x0108 0780
0x0108 0800
0x0108 0880
0x0108 0900
0x0108 0980
0x0108 0A00
0x0108 0A80
0x0108 0B00
0x0108 0B80
0x0108 0C00
0x0108 0C80
0x0108 0D00
0x0108 0D80
0x0108 0E00
0x0108 0E80
0x0108 0F00
0x0108 0F80
0x0108 007F
0x0108 00FF
0x0108 017F
0x0108 01FF
0x0108 027F
0x0108 02FF
0x0108 037F
0x0108 03FF
0x0108 047F
0x0108 04FF
0x0108 057F
0x0108 05FF
0x0108 067F
0x0108 06FF
0x0108 077F
0x0108 07FF
0x0108 087F
0x0108 08FF
0x0108 097F
0x0108 09FF
0x0108 0A7F
0x0108 0AFF
0x0108 0B7F
0x0108 0BFF
0x0108 0C7F
0x0108 0CFF
0x0108 0D7F
0x0108 0DFF
0x0108 0E7F
0x0108 0EFF
0x0108 0F7F
0x0108 0FFF
扇区0
扇区1
扇区2
扇区3
扇区4
扇区5
扇区6
扇区7
扇区8
扇区9
扇区10
扇区11
扇区12
扇区13
扇区14
扇区15
扇区16
扇区17
扇区18
扇区19
扇区20
扇区21
扇区22
扇区23
扇区24
扇区25
扇区26
扇区27
扇区28
扇区29
扇区30
扇区31
全部
Copyright © 2023 Texas Instruments Incorporated
170 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
表7-2. 闪存存储器映射(continued)
地址
ECC 地址
START
器件型号
扇区
START
END
END
尺寸
尺寸
1K x 16
0x0008 8000
0x0008 8400
0x0008 8800
0x0008 8C00
0x0008 9000
0x0008 9400
0x0008 9800
0x0008 9C00
0x0008 A000
0x0008 A400
0x0008 A800
0x0008 AC00
0x0008 B000
0x0008 B400
0x0008 B800
0x0008 BC00
0x0008 C000
0x0008 C400
0x0008 C800
0x0008 CC00
0x0008 D000
0x0008 D400
0x0008 D800
0x0008 DC00
0x0008 E000
0x0008 E400
0x0008 E800
0x0008 EC00
0x0008 F000
0x0008 F400
0x0008 F800
0x0008 FC00
0x0008 83FF
0x0008 87FF
0x0008 8BFF
0x0008 8FFF
0x0008 93FF
0x0008 97FF
0x0008 9BFF
0x0008 9FFF
0x0008 A3FF
0x0008 A7FF
0x0008 ABFF
0x0008 AFFF
0x0008 B3FF
0x0008 B7FF
0x0008 BBFF
0x0008 BFFF
0x0008 C3FF
0x0008 C7FF
0x0008 CBFF
0x0008 CFFF
0x0008 D3FF
0x0008 D7FF
0x0008 DBFF
0x0008 DFFF
0x0008 E3FF
0x0008 E7FF
0x0008 EBFF
0x0008 EFFF
0x0008 F3FF
0x0008 F7FF
0x0008 FBFF
0x0008 FFFF
128 x 16
0x0108 1000
0x0108 1080
0x0108 1100
0x0108 1180
0x0108 1200
0x0108 1280
0x0108 1300
0x0108 1380
0x0108 1400
0x0108 1480
0x0108 1500
0x0108 1580
0x0108 1600
0x0108 1680
0x0108 1700
0x0108 1780
0x0108 1800
0x0108 1880
0x0108 1900
0x0108 1980
0x0108 1A00
0x0108 1A80
0x0108 1B00
0x0108 1B80
0x0108 1C00
0x0108 1C80
0x0108 1D00
0x0108 1D80
0x0108 1E00
0x0108 1E80
0x0108 1F00
0x0108 1F80
0x0108 107F
0x0108 10FF
0x0108 117F
0x0108 11FF
0x0108 127F
0x0108 12FF
0x0108 137F
0x0108 13FF
0x0108 147F
0x0108 14FF
0x0108 157F
0x0108 15FF
0x0108 167F
0x0108 16FF
0x0108 177F
0x0108 17FF
0x0108 187F
0x0108 18FF
0x0108 197F
0x0108 19FF
0x0108 1A7F
0x0108 1AFF
0x0108 1B7F
0x0108 1BFF
0x0108 1C7F
0x0108 1CFF
0x0108 1D7F
0x0108 1DFF
0x0108 1E7F
0x0108 1EFF
0x0108 1F7F
0x0108 1FFF
扇区32
扇区33
扇区34
扇区35
扇区36
扇区37
扇区38
扇区39
扇区40
扇区41
扇区42
扇区43
扇区44
扇区45
扇区46
扇区47
扇区48
扇区49
扇区50
扇区51
扇区52
扇区53
扇区54
扇区55
扇区56
扇区57
扇区58
扇区59
扇区60
扇区61
扇区62
扇区63
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
F2800137、
F2800135V、
F2800135
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 171
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
表7-2. 闪存存储器映射(continued)
地址
ECC 地址
START
器件型号
扇区
START
END
END
尺寸
尺寸
1K x 16
0x0009 0000
0x0009 0400
0x0009 0800
0x0009 0C00
0x0009 1000
0x0009 1400
0x0009 1800
0x0009 1C00
0x0009 2000
0x0009 2400
0x0009 2800
0x0009 2C00
0x0009 3000
0x0009 3400
0x0009 3800
0x0009 3C00
0x0009 4000
0x0009 4400
0x0009 4800
0x0009 4C00
0x0009 5000
0x0009 5400
0x0009 5800
0x0009 5C00
0x0009 6000
0x0009 6400
0x0009 6800
0x0009 6C00
0x0009 7000
0x0009 7400
0x0009 7800
0x0009 7C00
0x0009 03FF
0x0009 07FF
0x0009 0BFF
0x0009 0FFF
0x0009 13FF
0x0009 17FF
0x0009 1BFF
0x0009 1FFF
0x0009 23FF
0x0009 27FF
0x0009 2BFF
0x0009 2FFF
0x0009 33FF
0x0009 37FF
0x0009 3BFF
0x0009 3FFF
0x0009 43FF
0x0009 47FF
0x0009 4BFF
0x0009 4FFF
0x0009 53FF
0x0009 57FF
0x0009 5BFF
0x0009 5FFF
0x0009 63FF
0x0009 67FF
0x0009 6BFF
0x0009 6FFF
0x0009 73FF
0x0009 77FF
0x0009 7BFF
0x0009 7FFF
128 x 16
0x0108 2000
0x0108 2080
0x0108 2100
0x0108 2180
0x0108 2200
0x0108 2280
0x0108 2300
0x0108 2380
0x0108 2400
0x0108 2480
0x0108 2500
0x0108 2580
0x0108 2600
0x0108 2680
0x0108 2700
0x0108 2780
0x0108 2800
0x0108 2880
0x0108 2900
0x0108 2980
0x0108 2A00
0x0108 2A80
0x0108 2B00
0x0108 2B80
0x0108 2C00
0x0108 2C80
0x0108 2D00
0x0108 2D80
0x0108 2E00
0x0108 2E80
0x0108 2F00
0x0108 2F80
0x0108 207F
0x0108 20FF
0x0108 217F
0x0108 21FF
0x0108 227F
0x0108 22FF
0x0108 237F
0x0108 23FF
0x0108 247F
0x0108 24FF
0x0108 257F
0x0108 25FF
0x0108 267F
0x0108 26FF
0x0108 277F
0x0108 27FF
0x0108 287F
0x0108 28FF
0x0108 297F
0x0108 29FF
0x0108 2A7F
0x0108 2AFF
0x0108 2B7F
0x0108 2BFF
0x0108 2C7F
0x0108 2CFF
0x0108 2D7F
0x0108 2DFF
0x0108 2E7F
0x0108 2EFF
0x0108 2F7F
0x0108 2FFF
扇区64
扇区65
扇区66
扇区67
扇区68
扇区69
扇区70
扇区71
扇区72
扇区73
扇区74
扇区75
扇区76
扇区77
扇区78
扇区79
扇区80
扇区81
扇区82
扇区83
扇区84
扇区85
扇区86
扇区87
扇区88
扇区89
扇区90
扇区91
扇区92
扇区93
扇区94
扇区95
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
F2800137
Copyright © 2023 Texas Instruments Incorporated
172 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
表7-2. 闪存存储器映射(continued)
地址
ECC 地址
START
器件型号
扇区
START
END
END
尺寸
尺寸
1K x 16
0x0009 8000
0x0009 8400
0x0009 8800
0x0009 8C00
0x0009 9000
0x0009 9400
0x0009 9800
0x0009 9C00
0x0009 A000
0x0009 A400
0x0009 A800
0x0009 AC00
0x0009 B000
0x0009 B400
0x0009 B800
0x0009 BC00
0x0009 C000
0x0009 C400
0x0009 C800
0x0009 CC00
0x0009 D000
0x0009 D400
0x0009 D800
0x0009 DC00
0x0009 E000
0x0009 E400
0x0009 E800
0x0009 EC00
0x0009 F000
0x0009 F400
0x0009 F800
0x0009 FC00
0x0009 83FF
0x0009 87FF
0x0009 8BFF
0x0009 8FFF
0x0009 93FF
0x0009 97FF
0x0009 9BFF
0x0009 9FFF
0x0009 A3FF
0x0009 A7FF
0x0009 ABFF
0x0009 AFFF
0x0009 B3FF
0x0009 B7FF
0x0009 BBFF
0x0009 BFFF
0x0009 C3FF
0x0009 C7FF
0x0009 CBFF
0x0009 CFFF
0x0009 D3FF
0x0009 D7FF
0x0009 DBFF
0x0009 DFFF
0x0009 E3FF
0x0009 E7FF
0x0009 EBFF
0x0009 EFFF
0x0009 F3FF
0x0009 F7FF
0x0009 FBFF
0x0009 FFFF
128 x 16
0x0108 3000
0x0108 3080
0x0108 3100
0x0108 3180
0x0108 3200
0x0108 3280
0x0108 3300
0x0108 3380
0x0108 3400
0x0108 3480
0x0108 3500
0x0108 3580
0x0108 3600
0x0108 3680
0x0108 3700
0x0108 3780
0x0108 3800
0x0108 3880
0x0108 3900
0x0108 3980
0x0108 3A00
0x0108 3A80
0x0108 3B00
0x0108 3B80
0x0108 3C00
0x0108 3C80
0x0108 3D00
0x0108 3D80
0x0108 3E00
0x0108 3E80
0x0108 3F00
0x0108 3F80
0x0108 307F
0x0108 30FF
0x0108 317F
0x0108 31FF
0x0108 327F
0x0108 32FF
0x0108 337F
0x0108 33FF
0x0108 347F
0x0108 34FF
0x0108 357F
0x0108 35FF
0x0108 367F
0x0108 36FF
0x0108 377F
0x0108 37FF
0x0108 387F
0x0108 38FF
0x0108 397F
0x0108 39FF
0x0108 3A7F
0x0108 3AFF
0x0108 3B7F
0x0108 3BFF
0x0108 3C7F
0x0108 3CFF
0x0108 3D7F
0x0108 3DFF
0x0108 3E7F
0x0108 3EFF
0x0108 3F7F
0x0108 3FFF
扇区96
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
1K x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
128 x 16
扇区97
扇区98
扇区99
扇区100
扇区101
扇区102
扇区103
扇区104
扇区105
扇区106
扇区107
扇区108
扇区109
扇区110
扇区111
扇区112
扇区113
扇区114
扇区115
扇区116
扇区117
扇区118
扇区119
扇区120
扇区121
扇区122
扇区123
扇区124
扇区125
扇区126
扇区127
F2800137
7.3.3 外设寄存器内存映射
表7-3. 外设寄存器内存映射
位字段名称
DriverLib 名称
基址
受流水线保护
实例
结构
外设帧0 (PF0)
M0_RAM_BASE
M1_RAM_BASE
-
-
-
-
0x0000_0000
0x0000_0400
0x0000_0B00
0x0000_0B40
0x0000_0C00
0x0000_0C08
0x0000_0C10
0x0000_0CE0
-
-
-
-
-
-
-
-
AdcaResultRegs
AdccResultRegs
CpuTimer0Regs
CpuTimer1Regs
CpuTimer2Regs
PieCtrlRegs
ADC_RESULT_REGS
ADC_RESULT_REGS
CPUTIMER_REGS
CPUTIMER_REGS
CPUTIMER_REGS
PIE_CTRL_REGS
ADCARESULT_BASE
ADCCRESULT_BASE
CPUTIMER0_BASE
CPUTIMER1_BASE
CPUTIMER2_BASE
PIECTRL_BASE
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 173
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
表7-3. 外设寄存器内存映射(continued)
位字段名称
DriverLib 名称
基址
受流水线保护
实例
结构
PIE_VECT_TABLE
-
PieVectTable
PIEVECTTABLE_BASE
LS0_RAM_BASE
LS1_RAM_BASE
UID_BASE
0x0000_0D00
0x0000_8000
0x0000_A000
0x0007_1140
0x0007_8000
0x0007_8200
-
-
-
-
-
-
-
-
-
UidRegs
UID_REGS
DCSM_Z1_OTP
DCSM_Z2_OTP
DcsmZ1OtpRegs
DcsmZ2OtpRegs
DCSM_Z1OTP_BASE
DCSM_Z2OTP_BASE
外设帧1 (PF1)
EPwm1Regs
EPwm2Regs
EPwm3Regs
EPwm4Regs
EPwm5Regs
EPwm6Regs
EPwm7Regs
EQep1Regs
EPWM_REGS
EPWM_REGS
EPWM1_BASE
EPWM2_BASE
EPWM3_BASE
EPWM4_BASE
EPWM5_BASE
EPWM6_BASE
EPWM7_BASE
EQEP1_BASE
0x0000_4000
0x0000_4100
0x0000_4200
0x0000_4300
0x0000_4400
0x0000_4500
0x0000_4600
0x0000_5100
0x0000_5200
0x0000_5240
0x0000_5500
0x0000_5540
0x0000_5580
0x0000_55C0
是
是
是
是
是
是
是
是
是
是
是
是
是
是
EPWM_REGS
EPWM_REGS
EPWM_REGS
EPWM_REGS
EPWM_REGS
EQEP_REGS
ECap1Regs
ECAP_REGS
ECAP1_BASE
ECap2Regs
ECAP_REGS
ECAP2_BASE
Cmpss1Regs
CmpssLite2Regs
CmpssLite3Regs
CmpssLite4Regs
CMPSS_REGS
CMPSS_LITE_REGS
CMPSS_LITE_REGS
CMPSS_LITE_REGS
CMPSS1_BASE
CMPSSLITE2_BASE
CMPSSLITE3_BASE
CMPSSLITE4_BASE
外设帧2 (PF2)
SPIA_BASE
外设帧3 (PF3)
SpiaRegs
SPI_REGS
0x0000_6100
是
AdcaRegs
AdccRegs
ADC_REGS
ADC_REGS
ADCA_BASE
ADCC_BASE
0x0000_7400
0x0000_7500
是
是
外设帧4 (PF4)
InputXbarRegs
XbarRegs
INPUT_XBAR_REGS
XBAR_REGS
INPUTXBAR_BASE
XBAR_BASE
0x0000_7900
0x0000_7920
0x0000_7940
0x0000_7A00
0x0000_7A80
0x0000_7C00
0x0000_7F00
0x0000_7F80
0x0005_D000
0x0005_D200
0x0005_D300
0x0005_D400
0x0005_D700
是
是
是
是
是
是
是
是
是
是
是
是
是
SyncSocRegs
EPwmXbarRegs
OutputXbarRegs
GpioCtrlRegs
SYNC_SOC_REGS
EPWM_XBAR_REGS
SYNCSOC_BASE
EPWMXBAR_BASE
OUTPUTXBAR_BASE
GPIOCTRL_BASE
GPIODATA_BASE
GPIODATAREAD_BASE
DEVCFG_BASE
OUTPUT_XBAR_REGS
GPIO_CTRL_REGS
GPIO_DATA_REGS
GPIO_DATA_READ_REGS
DEV_CFG_REGS
GpioDataRegs
GpioDataReadRegs
DevCfgRegs
ClkCfgRegs
CLK_CFG_REGS
CLKCFG_BASE
CpuSysRegs
CPU_SYS_REGS
CPUSYS_BASE
SysStatusRegs
AnalogSubsysRegs
SYS_STATUS_REGS
ANALOG_SUBSYS_REGS
SYSSTAT_BASE
ANALOGSUBSYS_BASE
外设帧6 (PF6)
Epg1Regs
EPG_REGS
EPG_MUX_REGS
EPG1_BASE
EPG1MUX_BASE
0x0005_EC00
0x0005_ECD0
0x0005_F000
0x0005_F080
0x0005_F0C0
0x0005_F400
0x0005_F500
是
是
是
是
是
是
是
Epg1MuxRegs
DcsmZ1Regs
DCSM_Z1_REGS
DCSM_Z1_BASE
DcsmZ2Regs
DCSM_Z2_REGS
DCSM_Z2_BASE
DcsmCommonRegs
MemCfgRegs
DCSM_COMMON_REGS
MEM_CFG_REGS
DCSMCOMMON_BASE
MEMCFG_BASE
AccessProtectionRegs
ACCESS_PROTECTION_REGS
ACCESSPROTECTION_BASE
Copyright © 2023 Texas Instruments Incorporated
174 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
表7-3. 外设寄存器内存映射(continued)
位字段名称
DriverLib 名称
基址
受流水线保护
实例
结构
MemoryErrorRegs
TestErrorRegs
MEMORY_ERROR_REGS
TEST_ERROR_REGS
FLASH_CTRL_REGS
FLASH_ECC_REGS
MEMORYERROR_BASE
TESTERROR_BASE
FLASH0CTRL_BASE
FLASH0ECC_BASE
0x0005_F540
0x0005_F590
0x0005_F800
0x0005_FB00
是
是
是
是
Flash0CtrlRegs
Flash0EccRegs
外设帧7 (PF7)
CanaRegs
-
CAN_REGS
-
CANA_BASE
CANA_MSG_RAM_BASE
MPOST_BASE
0x0004_8000
0x0004_9000
0x0005_E200
0x0005_E700
是
是
是
是
MpostRegs
Dcc0Regs
MPOST_REGS
DCC_REGS
DCC0_BASE
外设帧9 (PF9)
WdRegs
WD_REGS
NMI_INTRUPT_REGS
XINT_REGS
SCI_REGS
WD_BASE
NMI_BASE
XINT_BASE
SCIA_BASE
SCIB_BASE
SCIC_BASE
I2CA_BASE
I2CB_BASE
0x0000_7000
0x0000_7060
0x0000_7070
0x0000_7200
0x0000_7210
0x0000_7220
0x0000_7300
0x0000_7340
是
是
是
是
是
是
是
是
NmiIntruptRegs
XintRegs
SciaRegs
ScibRegs
ScicRegs
I2caRegs
I2cbRegs
SCI_REGS
SCI_REGS
I2C_REGS
I2C_REGS
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 175
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
7.4 标识
表7-4 列出了器件标识寄存器。有关这些器件标识寄存器的其他信息，请参阅TMS320F280013x 实时微控制器技
术参考手册。
表7-4. 器件标识寄存器
大小(x16)
名称
地址
说明
位
选项
14-13
保留
保留
10-8
PIN_COUNT
2 = 64 引脚(QFP)
3 = 80 引脚(QFP)
4 = 48 引脚(QFP)
5 = 32 引脚(QFN)
7 = 48 引脚(QFN)
PARTIDL
0x0005 D008
2
8 = 64 引脚（QFP，具有
VREGENZ）
7-6
QUAL
0 = 工程样片(TMX)
1 = 试点生产(TMP)
2 = 完全合格(TMS)
器件型号标识号
TMS320F2800137
0x06FF 0500
0x06FD 0500
TMS320F2800135
（非VPM 封装）
PARTIDH
0x0005 D00A
2
TMS320F2800133
TMS320F2800132
TMS320F2800135VPM
器件修订版本号
修订版0
0x06FB 0500
0x06FA 0500
0x06F9 0500
0x0000 0001
0x0000 0002
0x0000 0003
0x0000 0004
REVID
0x0005 D00C
2
修订版A
修订版B
修订版C
唯一标识号。此编号在具有相同PARTIDH 的每个单独器件上是
不同的。此唯一编号可以用作应用中的序列号。此编号仅存在于
TMS 器件上。
UID_UNIQUE0
UID_UNIQUE1
0x0007 114A
0x0007 114C
2
2
唯一标识号。此编号在具有相同PARTIDH 的每个单独器件上是
不同的。此唯一编号可以用作应用中的序列号。此编号仅存在于
TMS 器件上。
Copyright © 2023 Texas Instruments Incorporated
176 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
7.5 C28x 处理器
CPU 是 32 位定点处理器。该器件借鉴了数字信号处理的最佳特性；精简指令集计算 (RISC)；以及微控制器架
构、固件和工具集。
CPU 的特性包含修改后的 Harvard 架构和循环寻址。RISC 特性是单周期指令执行、寄存器到寄存器操作和修改
后的 Harvard 架构。微控制器特性包含通过直观的指令集、字节打包和解包以及位操作来实现易用性。CPU 修改
后的 Harvard 架构使指令和数据获取能够并行执行。CPU 可以读取指令和数据，同时写入数据以在整个流水线中
保持单周期指令操作。CPU 通过六条独立的地址/数据总线完成此操作。
有关CPU 架构和指令集的更多信息，请参阅TMS320C28x CPU 和指令集参考指南。
7.5.1 浮点单元(FPU)
C28x 加浮点 (C28x+FPU) 处理器通过增加支持 IEEE 单精度浮点运算的寄存器和指令来扩展 C28x 定点 CPU 的
功能。
具有C28x+FPU 的器件包含标准C28x 寄存器集以及一组额外的浮点单元寄存器。额外的浮点单元寄存器如下：
• 八个浮点结果寄存器，RnH（其中n=0–7）
• 浮点状态寄存器(STF)
• 重复块寄存器(RB)
除 RB 寄存器外，所有浮点寄存器都采用影子化技术。这种影子化可用于高优先级中断，以实现浮点寄存器的快
速上下文保存和恢复。
有关C28x 浮点单元(FPU) 的更多信息，请参阅TMS320C28x 扩展指令集技术参考手册。
7.5.2 三角法数学单元(TMU)
三角函数加速器 (TMU) 通过增加指令和利用可加速执行常见三角函数和表 7-5 中所列算术运算的现有 FPU 指令
来扩展C28x+FPU 的功能。
表7-5. TMU 支持的指令
C 等效运算
指令
流水线周期
MPY2PIF32 RaH,RbH
2/3
2/3
5
a = b * 2π
DIV2PIF32 RaH,RbH
DIVF32 RaH,RbH,RcH
SQRTF32 RaH,RbH
a = b / 2π
a = b/c
a = sqrt(b)
5
SINPUF32 RaH,RbH
COSPUF32 RaH,RbH
ATANPUF32 RaH,RbH
QUADF32 RaH,RbH,RcH,RdH
4
a = sin(b*2π)
a = cos(b*2π)
a = atan(b)/2π
用于协助计算ATANPU2 的运算
4
4
5
对现有指令、流水线或内存总线架构均未做任何更改。所有 TMU 指令都使用现有的 FPU 寄存器集（R0H 至
R7H）来执行运算。
更多信息，请参阅TMS320C28x 扩展指令集技术参考手册。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 177
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
7.6 器件引导模式
本节介绍了默认引导模式以及该器件支持的所有可用引导模式。引导 ROM 使用引导模式选择、通用输入/输出
(GPIO) 引脚来确定引导模式配置。
表 7-6 显示了可供默认引导模式选择引脚选择的引导模式选项。用户可以选择对器件进行编程，以自定义引导表
中可选的引导模式以及使用的引导模式选择引脚GPIO。
所有支持的外设引导模式都使用外设模块（SCIA、SPIA、I2CA、CANA 等）的第一个实例。凡是本章提到的这
些引导模式（例如 SCI 引导）时，实际均指第一个模块实例，如 SCIA 端口上的 SCI 引导。这同样适用于其他外
设引导。
请参阅复位(XRSn) 开关特性表和tboot-flash（在闪存中第一次取指令之前的引导ROM 执行时间）的复位时序图。
表7-6. 器件默认引导模式
GPIO24
（默认引导模式选择引脚1）
GPIO32
（默认引导模式选择引脚0）
引导模式
0
0
1
1
0
1
0
1
并行IO
SCI/等待引导(1)
CAN
闪存
(1) 只要SCI 在SCI 自动波特率锁定过程中继续等待“A”或“a”，SCI 引导模式就可用作等待引导模式。
表7-7 列出了器件上可能支持的引导模式。默认引导模式引脚为GPIO24（引导模式引脚1）和GPIO32（引导模
式引脚0）。如果用户在这些引脚上也使用外设，则可选择为引导模式引脚设置弱上拉，因此上拉可能会过驱动。
在此器件上，客户可以通过对用户可配置的双代码安全模块(DCSM) OTP 位置进行编程来更改出厂默认的引导模
式引脚。
表7-7. 所有可用的引导模式
引导模式
引导模式编号
0
1
并行
SCI/等待
CAN
2
3
闪存
等待
RAM
SPI
4
5
6
7
I2C
10
安全闪存
备注
所有支持的外设引导模式都使用外设模块（SCIA、SPIA、I2CA、CANA 等）的第一个实例。凡是本节
提到的这些引导模式（例如 SCI 引导）时，实际均指第一个模块实例，如 SCIA 端口上的 SCI 引导。
这同样适用于其他外设引导。
Copyright © 2023 Texas Instruments Incorporated
178 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
7.6.1 器件引导配置
本节详细介绍了可用的引导配置以及如何对其进行配置。该器件支持 0 引导模式选择引脚到 3 个引导模式选择引
脚，以及1 种配置的引导模式到8 种配置的引导模式。
要更改器件并将其从默认设置配置为适合应用程序的自定义设置，请遵从以下过程：
1. 确定您希望应用程序能够引导的所有各种方式。（例如：用于主应用程序的闪存引导的主要引导选项、用于固
件更新的CAN 引导的次级引导选项、用于调试的SCI 引导的三级引导选项等）
2. 根据所需引导模式的数量，确定需要多少个引导模式选择引脚(BMSP) 来在所选的引导模式之间进行选择。
（例如：需要2 个BMSP 来在3 个引导模式选项之间进行选择）
3. 将所需的BMSP 分配到物理GPIO 引脚。（例如，BMSP0 到GPIO10，BMSP1 到GPIO51，BMSP2 保留
为默认禁用状态。）有关执行这些配置的所有详细信息，请参阅节7.6.1.1。
4. 将确定的引导模式定义分配给自定义引导表中与BMSP 的解码值相关的索引。例如，BOOTDEF0=引导至闪
存，BOOTDEF1=CAN 引导，BOOTDEF2=SCI 引导；所有其他BOOTDEFx 保留为默认值/无。有关如何设
置和配置自定义引导模式表的所有详细信息，请参阅节7.6.1.2。
此外，TMS320F280013x 实时微控制器技术参考手册 的“引导模式示例用例”一节提供了有关如何配置 BMSP
和自定义引导表的示例用例。
备注
CAN 引导模式打开XTAL。在使用CAN 引导模式之前，请确保在应用中安装了XTAL。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 179
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
7.6.1.1 配置引导模式引脚
本节介绍了用户如何通过在用户可配置双区域安全模块 (DCSM) OTP 中对 BOOTPIN-CONFIG 位置（请参阅表
7-8）进行编程来自定义引导模式选择引脚。DCSM OTP 中的位置是 Z1-OTP-BOOTPIN-CONFIG 或 Z2-OTP-
BOOTPIN-CONFIG。调试时，EMU-BOOTPIN-CONFIG 是 Z1-OTP-BOOTPIN-CONFIG/Z2-OTP-BOOTPIN-
CONFIG 的仿真等效，可进行编程，从而在不写入OTP 的情况下使用不同的引导模式进行实验。可根据需要对器
件进行编程，以使用0、1、2 或3 个引导模式选择引脚。
备注
使用 Z2-OTP-BOOTPIN-CONFIG 时，在此位置编程的配置将优先于 Z1-OTP-BOOTPIN-CONFIG 中
的配置。建议先使用 Z1-OTP-BOOTPIN-CONFIG，然后如果需要更改 OTP 配置，请改为使用 Z2-
OTP-BOOTPIN-CONFIG。
表7-8. BOOTPIN-CONFIG 位字段
位
名称
说明
将0x5A 写入这8 位以指示该寄存器中的位有效
请参阅BMSP0 说明，BMSP2 除外
31:24
密钥
23:16
15:8
引导模式选择引脚2 (BMSP2)
引导模式选择引脚1 (BMSP1)
请参阅BMSP0 说明，BMSP1 除外
设置为在引导期间使用的GPIO 引脚（最多255）：
- 0x0 = GPIO0
- 0x01 = GPIO1
7:0
引导模式选择引脚0 (BMSP0)
- 等等
写入0xFF 会禁用BMSP0，此引脚不再用于选择引导模式。
备注
GPIO 224 到253 是模拟引脚，但如果软件会写入 GPIOHAMSEL 寄存器位，则可以在这些引脚上进行
数字输入。
以下GPIO 不能用作BMSP。如果选择用于特定的 BMSP，引导ROM 将自动为 BMSP0 和BMSP1 选
择出厂默认GPIO。BMSP2 的出厂默认值为0xFF，这会禁用BMSP。
• GPIO 14 和GPIO 15（在任何封装上均不可用）
• GPIO 25 至GPIO 27（在任何封装上均不可用）
• GPIO 30、GPIO 31、GPIO 34 和GPIO 38（在任何封装上均不可用）
• GPIO 42 至GPIO 58（在任何封装上均不可用）
• GPIO 62 至GPIO 223（在任何封装上均不可用）
Copyright © 2023 Texas Instruments Incorporated
180 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
表7-9. 独立引导模式选择引脚解码
BOOTPIN_CONFIG
键
BMSP0
不用考虑
0xFF
BMSP1
不用考虑
0xFF
BMSP2
不用考虑
0xFF
实现的引导模式
!= 0x5A
由出厂默认BMSP 定义的引导
引导模式0 的引导表中定义的引导
（禁用所有BMSP）
由BMSP0 值定义的引导
（禁用BMSP1 和BMSP2）
0xFF
有效GPIO
0xFF
0xFF
0xFF
有效GPIO
0xFF
由BMSP1 值定义的引导
（禁用BMSP0 和BMSP2）
由BMSP2 值定义的引导
（禁用BMSP0 和BMSP1）
0xFF
有效GPIO
0xFF
由BMSP0 和BMSP1 的值定义的引导
（禁用BMSP2）
有效GPIO
有效GPIO
有效GPIO
0xFF
= 0x5A
由BMSP0 和BMSP2 的值定义的引导
（禁用BMSP1）
有效GPIO
由BMSP1 和BMSP2 的值定义的引导
（禁用BMSP0）
0xFF
有效GPIO
有效GPIO
有效GPIO
有效GPIO
有效GPIO
有效GPIO
有效GPIO
GPIO 无效
由BMSP0、BMSP1 和BMSP2 的值定义的引导
BMSP0 被复位为出厂默认BMSP0 GPIO
由BMSP0、BMSP1 和BMSP2 的值定义的引导
BMSP1 被复位为出厂默认BMSP1 GPIO
由BMSP0、BMSP1 和BMSP2 的值定义的引导
有效GPIO
有效GPIO
GPIO 无效
有效GPIO
有效GPIO
GPIO 无效
BMSP2 被复位为出厂默认状态，处于禁用状态
由BMSP0 和BMSP1 的值定义的引导
备注
解码引导模式时，BMSP0 是引导表索引值的最低有效位，BMSP2 是最高有效位。建议在禁用 BMSP
时，先禁用 BMSP2。例如，在仅使用 BMSP2（禁用 BMSP1 和 BMSP0）的实例中，只能选择引导表
索引0 和4。在仅使用BMSP0 的实例中，可选引导表索引0 和1。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 181
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
7.6.1.2 配置引导模式表选项
本节介绍了如何为器件配置引导定义表 BOOTDEF 以及相关的引导选项。64 位位置位于 Z1-OTP-BOOTDEF-
LOW 和Z1-OTP-BOOTDEF-HIGH 位置的用户可配置DCSM OTP 中。调试时，EMU-BOOTDEF-LOW 和EMU-
BOOTDEF-HIGH 是 Z1-OTP-BOOTDEF-LOW 和 Z1-OTP-BOOTDEF-HIGH 的仿真等效，并且可以进行编程，
以便在不写入 OTP 的情况下使用不同的引导模式选项进行实验。引导定义表的自定义范围取决于正在使用多少引
导模式选择引脚 (BMSP)。例如，0 个BMSP 等于1 个表条目、1 个BMSP 等于2 个表条目、2 个BMSP 等于4
个表条目，而3 个BMSP 等于 8 个表条目。有关如何设置 BOOTPIN_CONFIG 和BOOTDEF 值的示例，请参阅
TMS320F280013x 实时微控制器技术参考手册。
备注
配置 Z2-OTP-BOOTPIN-CONFIG 时，将使用 Z2-OTP-BOOTDEF-LOW 和 Z2-OTP-BOOTDEF-HIGH
位置，而不是Z1-OTP-BOOTDEF-LOW 和Z1-OTP-BOOTDEF-HIGH 位置。有关BOOTPIN_CONFIG
用法的更多详细信息，请参阅节7.6.1.1。
表7-10. BOOTDEF 位字段
名称
BOOTDEF 名称
字节位置
说明
为引导表的索引0 设置引导模式。
例如，不同的引导模式及其选项可以包括使用不同
GPIO 来实现特定引导加载程序或使用不同闪存入口
点地址的引导模式。任何不支持的引导模式都会导
致器件进入等待引导或引导至闪存。
BOOT_DEF0
7:0
BOOT_DEF0 模式/选项
有关表中要设置的有效BOOTDEF 值，请参阅
GPIO 分配。
BOOT_DEF1
BOOT_DEF2
BOOT_DEF3
BOOT_DEF4
BOOT_DEF5
BOOT_DEF6
BOOT_DEF7
15:8
BOOT_DEF1 模式/选项
BOOT_DEF2 模式/选项
BOOT_DEF3 模式/选项
BOOT_DEF4 模式/选项
BOOT_DEF5 模式/选项
BOOT_DEF6 模式/选项
BOOT_DEF7 模式/选项
23:16
31:24
39:32
47:40
55:48
63:56
请参阅BOOT_DEF0 说明
Copyright © 2023 Texas Instruments Incorporated
182 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
7.6.2 GPIO 分配
本节详细介绍了用于在位于 Z1-OTP-BOOTDEF-LOW/ Z2-OTP-BOOTDEF-LOW 和 Z1-OTP-BOOTDEF-HIGH/
Z2-OTP-BOOTDEF-HIGH 的BOOT_DEF 存储器位置中设置引导模式的GPIO 和引导选项值。请参阅配置引导模
式表选项，了解如何配置 BOOT_DEF。选择引导模式选项时，请确认所用特定器件封装的引脚多路复用器选项中
提供了必要的引脚。
表7-11. SCI 引导选项
SCITXDA GPIO
GPIO29
GPIO1
SCIRXDA GPIO
GPIO28
GPIO0
BOOTDEF 值
选项
0x01
0（默认值）
1
2
3
4
0x21
0x41
GPIO8
GPIO9
0x61
GPIO7
GPIO3
0x81
GPIO16
GPIO3
表7-12. CAN 引导选项
CANTXA GPIO
CANRXA GPIO
GPIO5
BOOTDEF 值
选项
0x02
GPIO4
0（默认值）
1
2
3
0x22
GPIO32
GPIO33
0x42
GPIO2
GPIO3
0x62
GPIO13
GPIO12
备注
F280013x 和 F280015x CANTXA GPIO 选项 0（默认）选择不同。所有其他 CAN 引导选项 GPIO 选
择是相同的。有关详细信息，请参阅特定器件数据表。
表7-13. I2C 引导选项
SDAA GPIO
SCLA GPIO
GPIO1
BOOTDEF 值
选项
0
1
2
0x07
GPIO0
0x27
GPIO32
GPIO5
GPIO33
GPIO4
0x47
表7-14. RAM 引导选项
RAM 入口点
（地址）
BOOTDEF 值
选项
0
0x05
0x0000 0000
表7-15. 闪存引导选项
闪存入口点
（地址）
BOOTDEF 值
选项
闪存扇区
0x03
0x23
0x43
0x63
0x83
0xA3
0x0008 0000
0x0008 8000
0x0008 FFF0
0x0009 0000
0x0009 8000
0x0009 FFF0
0（默认值）
组0 扇区0
组0 扇区32
1
2
3
4
6
组0 扇区63 末尾
组0 扇区64
组0 扇区96
组0 扇区127 末尾
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 183
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
表7-16. 安全闪存启动选项
闪存入口点
（地址）
BOOTDEF 值
选项
闪存扇区
0x0A
0x2A
0x4A
0x6A
0x8A
0x0008 0000
0x0008 8000
0x0008 FFF0
0x0009 0000
0x0009 8000
0（默认值）
组0 扇区0
组0 扇区32
1
2
3
4
组0 扇区63 末尾
组0 扇区64
组0 扇区96
表7-17. 等待引导选项
BOOTDEF 值
选项
看门狗
被启用
禁用
0
1
0x04
0x24
表7-18. SPI 引导选项
SPISIMOA
SPISOMIA
SPICLKA
SPISTEA
GPIO5
BOOTDEF 值
0x06
选项
0
1
2
3
GPIO7
GPIO1
GPIO1
GPIO3
GPIO3
GPIO9
GPIO12
0x26
GPIO16
GPIO8
GPIO0
0x46
GPIO10
GPIO13
GPIO11
GPIO29
0x66
GPIO16
表7-19. 并行引导选项
D0-D7 GPIO
D0 - GPIO0
D1 - GPIO1
D2 - GPIO3
D3 - GPIO4
D4 - GPIO5
D5 - GPIO7
D6 - GPIO28
D7 - GPIO29
D0 - GPIO0
D1 - GPIO1
D2 - GPIO2
D3 - GPIO3
D4 - GPIO4
D5 - GPIO5
D6 - GPIO6
D7 - GPIO7
D0 - GPIO0
D1 - GPIO1
D2 - GPIO2
D3 - GPIO3
D4 - GPIO4
D5 - GPIO5
D6 - GPIO6
D7 - GPIO7
BOOTDEF 值
28x(DSP) 控制GPIO
主机控制GPIO
选项
0x00
0x20
0x40
GPIO224
GPIO242
0（默认值）
1
GPIO12
GPIO13
2
GPIO16
GPIO29
Copyright © 2023 Texas Instruments Incorporated
184 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
7.7 双代码安全模块
双代码安全模块 (DCSM) 防止对片上安全内存进行访问。术语“安全”意味着阻止对安全存储器和资源的访问。
术语“不安全”是指允许访问；例如，通过Code Composer Studio™ (CCS) 等调试工具。
代码安全机制为两个区域，即区域 1 (Z1) 和区域 2 (Z2)，提供保护。这两个区域的安全实现是相同的。每个区域
都有自身的专用安全资源（OTP 存储器和安全ROM）和分配的安全资源（LSx RAM 和闪存扇区）。
每个区域的安全性都由自身的 128 位密码（CSM 密码）确保。每个区域的密码根据区域专用链接指针存储在
OTP 存储器位置中。可以更改链接指针值，以在OTP 中编程一组不同的安全设置（包括密码）。
Code Security Module Disclaimer
本器件所包含的代码安全模块 (CSM) 旨在对存储在相关存储器中的数据进行密码保护，并且由德州仪
器(TI) 根据其标准条款和条件保证以符合TI 发布的适用于本器件的保修期规范。
然而，TI 不保证或承诺 CSM 不会受到损坏或破坏，也不保证或承诺存储在相关存储器中的数据不能通
过其他方式访问。此外，除上述内容外，TI 也未对本器件的 CSM 或运行做任何保证或表示，包括对适
销性或特定用途适用性的任何暗示保证。
在任何情况下，TI 对以任何方法使用 CSM 或本器件产生的任何必然、特殊、间接、偶然或惩罚性损害
概不负责，无论 TI 是否已告知上述损害。排除的损害包括但不限于数据丢失、信誉损失、使用损失、
业务中断或其他经济损失。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 185
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
7.8 看门狗
该看门狗模块与之前的 TMS320C2000 器件上的模块相同，但针对计数器的软件复位之间的时间提供了一个可选
的下限。默认情况下会禁用此窗口倒计时，因此该看门狗完全向后兼容。
看门狗生成复位或中断。看门狗使用可选分频器通过内部振荡器计时。
图7-2 显示了看门狗模块内的各种功能块。
WDCR.WDPRECLKDIV
WDCR.WDPS
WDCR.WDDIS
WDCNTR
WDCLK
(INTOSC1)
Overflow
1-count
delay
8-bit
Watchdog
Counter
WDCLK
Divider
Watchdog
Prescaler
SYSRSn
Clear
Count
WDWCR.MIN
WDKEY (7:0)
Watchdog
Window
Detector
Out of Window
Good Key
Watchdog
Key Detector
55 + AA
WDCR(WDCHK(2:0))
Bad Key
WDRSTn
WDINTn
Generate
512-WDCLK
Output Pulse
1
0
1
Watchdog Time-out
SCSR.WDENINT
图7-2. 窗口看门狗
Copyright © 2023 Texas Instruments Incorporated
186 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
7.9 C28x 计时器
CPU 计时器 0，1，和 2 是完全一样的 32 位计时器，具有可预设定周期和 16 位时钟预分频。此计时器具有 32
位递减计数寄存器，该寄存器在计数器达到 0 时生成一中断。计数器以 CPU 时钟速度除以预分频值设置形式递
减。当计数器达到0 时，则自动重新加载32 位周期值。
CPU 计时器 0 用于普通用途并连接至 PIE 块。CPU 计时器 1 也用于普通用途，并连接至 CPU 的 INT13。CPU
计时器 2 为 TI-RTOS 保留。该计时器连接至 CPU 的 INT14。如果未使用 TI-RTOS ，CPU 计时器 2 也可用于普
通用途。
CPU 计时器2 可由下列任一器件计时：
• SYSCLK（默认）
• 内部振荡器1 (INTOSC1)
• 内部振荡器2 (INTOSC2)
• X1 (XTAL)
7.10 双路时钟比较器(DCC)
DCC 模块用于根据第二个时钟评估和监测时钟输入，第二个时钟可以是更准确和可靠的版本。该仪器用于检测时
钟源或时钟结构中的故障，从而增强系统的安全性指标。
7.10.1 特性
DCC 具有以下特性：
• 允许应用确保两个时钟信号的频率之间保持固定的比率。
• 支持根据参考时钟周期数定义可编程公差窗口。
• 支持连续监视，而无需应用干预。
• 支持单序列模式进行点测量。
• 允许为每个计数器选择一个时钟源，从而产生几种特定的用例。
7.10.2 DCCx 时钟源中断的映射
表7-20. DCCx 时钟源0 表
DCCxCLKSRC0[3:0]
时钟名称
XTAL/X1
0x0
0x1
0x2
0x4
0x5
0x8
0xC
INTOSC1
INTOSC2
TCK
CPU1.SYSCLK
AUXCLKIN
INPUT XBAR（输入xbar 的输出16）
其它
保留
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 187
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
表7-21. DCCx 时钟源1 表
DCCxCLKSRC1[4:0]
时钟名称
PLLRAWCLK
INTOSC1
0x0
0x2
0x3
0x6
0x9
0xA
0xB
0xC
0xD
0xE
0xF
其它
INTOSC2
CPU1.SYSCLK
输入XBAR（输入xbar 的输出15）
AUXCLKIN
EPWMCLK
LSPCLK
ADCCLK
WDCLK
CAN0BITCLK
保留
Copyright © 2023 Texas Instruments Incorporated
188 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
8 应用、实施和布局
8.1 应用和实现
备注
以下应用部分中的信息不属于TI 器件规格的范围，TI 不担保其准确性和完整性。TI 的客 户应负责确定
器件是否适用于其应用。客户应验证并测试其设计，以确保系统功能。
“F2800x C2000™ 实时 MCU 系列的硬件设计指南”应用手册 是使用 C2000 器件的硬件开发人员的基本指南，
有助于简化设计过程，同时降低设计故障的可能性。论述的主要主题包括：电源要求、通用输入/输出 (GPIO) 连
接、模拟输入和ADC、时钟生成和要求以及JTAG 调试等。
8.2 器件主要特性
表8-1. 器件主要特性
模块
特性
系统优势
监控
TI 的32 位C28x DSP 内核可为从片上闪存或SRAM 运行的浮点或定点
代码提供120MHz 的信号处理性能。
高达120MIPS
C28x：120MIPS
闪存：高达256KB
RAM：高达36KB
FPU32：原生硬件支持IEEE-754 单精度浮点运算
实时控制CPU
TMU：使用加速器加快三角函数和算术运算执行速度，从而提高控制应
用的计算速度（例如PLL 和DQ 变换）。TMU 将帮助实现更快的控制
环路，从而提高效率和优化元件尺寸。
32 位浮点单元(FPU32)
三角法数学单元(TMU)
特殊指令支持非线性PID 控制算法
毫米波和AVDS
ADC 对全部三相电流和直流总线进行精准并行采样，且具有零抖动。
ADC 后处理- 片上硬件将降低ADC ISR 复杂度并缩短电流环路周期。
多达2 个ADC 模块
4MSPS
模数转换器(ADC)
（12 位）
增加ADC 数量在多相应用中很有用。提供更高的有效MSPS（过采
样）和典型ENOB 以实现更好的控制环路性能。
高达21 通道
CMPSS
系统保护无误报：
1 个窗口比较器
比较器子系统(CMPSS) 模块适用于峰值电流模式控制、开关模式电
双12 位DAC
源、功率因数校正和电压跳闸监控等应用。
DAC 斜坡生成
外部引脚上提供低DAC 输出
数字滤波器
借助模拟比较器子系统提供的消隐窗口和滤波功能，PWM 跳闸触发和消
除不必要噪声变得非常容易。
60ns 跳闸检测时间
斜率补偿
比较器子系统
(CMPSS)
提供更出色的控制精度。无需进一步的CPU 配置即可通过比较器、12
位DAC (CMPSS) 和9.5 位有效基准DAC (CMPSS_LITE) 来控制
PWM。
CMPSS_LITE
3 个窗口比较器
双9.5 位有效基准DAC
数字滤波器
使用同一引脚实现保护和控制。
40ns 跳闸检测时间
斜率补偿
用于与线性或旋转增量编码器进行直接连接，以便获得高性能运动和位
置控制系统中使用的旋转机器的位置、方向和速度信息。另外，也可以
在其他应用中用于对来自外部器件（例如传感器）的输入脉冲进行计
数。
增强型正交编码器
脉冲(eQEP)
1 个eQEP 模块
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 189
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
表8-1. 器件主要特性(continued)
模块
特性
系统优势
eCAP 的应用包含：
2 个eCAP 模块
测量事件之间经过的时间（最多4 个带时间戳
的事件）。
旋转机械的速度测量（例如，通过霍尔传感器感应齿状链轮）
位置传感器脉冲之间的持续时间测量
增强型捕获(eCAP)
通过输入X-BAR 连接到任何GPIO。
当未用于采集模式时，eCAP 模块可配置为单
通道PWM 输出(APWM)。
脉冲序列信号的周期和占空比测量
对来自占空比编码电流/电压传感器的电流或电压幅度进行解码
Copyright © 2023 Texas Instruments Incorporated
190 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
表8-1. 器件主要特性(continued)
模块
特性
系统优势
驱动
灵活的PWM 波形生成功能，具有出色的电源拓扑覆盖范围。
影子化死区和影子化动作限定器可实现自适应PWM 生成和保护，从而
提高控制精度并降低功率损耗。
多达14 个ePWM 通道
能够生成具有死区的高侧/低侧PWM
支持谷底开关（能够在谷点切换PWM 输出）
以及消隐窗口等特性
可改善功率因数(PF) 和总谐波失真(THD)，这在功率因数校正(PFC) 应
用中尤为重要。可提高轻载效率。
对于变频和多相直流/直流应用至关重要，有助于实现高频控制环路
(>2MHz)。
一次性和全局重新加载功能
能够在高频下控制交错式LLC 拓扑
针对逐周期(CBC) 跳闸事件和一次性跳闸
(OST) 事件进行独立PWM 操作
提供逐周期保护并在故障条件下完全关闭PWM。有助于实现多相PFC
或直流/直流控制。
增强型脉宽调制
(ePWM)
在SYNC 时加载（支持在发生SYNC 事件时
的“影子到活动”加载）
支持变频应用（允许在功率转换中进行LLC 控制）。
无需软件干预即可关闭PWM（无ISR 延迟）
在出现故障时提供快速保护
有助于利用峰值电流模式控制(PCMC) 相移全桥(PSFB) 直流/直流转换
器轻松实现死区，无需占用大量CPU 资源（即使发生基于比较器、跳闸
或同步输入事件的触发事件时也是如此）。
延迟跳闸功能
通过向PWM 信号上升沿(RED) 和下降沿(FED) 添加可编程延迟，防止
高侧和低侧栅极同时导通。
死区发生器(DB) 子模块
每个ePWM 模块都能与其他ePWM 模块或其他外设同步。可使PWM
边沿彼此保持完全同步或与特定事件保持完全同步。
灵活的PWM 相位关系和计时器同步
支持采用特定采样窗口实现灵活的ADC 调度，与功率器件切换保持同
步。
2 个具有高分辨率功能(150ps) 的通道
为占空比、周期、死区以及相位偏移提供
150ps 的步长，精度提高99%
有利于精确控制并实现性能更佳的高频功率转换。
高分辨率脉宽调制
(HRPWM)
实现更干净的波形并避免输出端产生振荡/限制周期。
CONNECTIVITY
串行外设接口(SPI) 1 个高速SPI 端口
支持30 MHz
串行通信接口(SCI) 3 个SCI (UART) 模块
与控制器连接
控制器局域网络
1 个CAN 模块
(CAN)
能够兼容经典CAN 模块
内部集成电路(I2C) 2 个I2C 模块
与外部EEPROM、传感器或控制器连接
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 191
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
表8-1. 器件主要特性(continued)
模块
特性
系统优势
其他系统特性
DCSM：防止对专有代码进行复制和逆向工程
看门狗：如果CPU 陷入无休止的执行循环，则会产生复位
寄存器受写保护：
双区域代码安全模块(DCSM)
看门狗
针对系统配置寄存器进行锁定保护
防止虚假CPU 写入
寄存器受写保护
安全增强功能
丢失时钟检测逻辑(MCD)
纠错码(ECC) 和奇偶校验
双路时钟比较器(DCC)
MCD：自动时钟故障检测
ECC 和奇偶校验：single-bit 纠错和double-bit 错误检测
DCC：用于检测时钟源故障
可灵活连接各种配置中的器件输入、输出和内
部资源。
增强硬件设计的通用性：
输入X-BAR：将信号从任何GPIO 路由到芯片内的多个IP 块
输出XBAR：将内部信号路由到指定的GPIO 引脚上
ePWM X-BAR：将内部信号从各种IP 块路由到ePWM
交叉开关(XBAR)
•输入X-BAR
•输出X-BAR
•ePWM X-BAR
8.3 应用信息
8.3.1 典型应用
典型应用一节将详细介绍该器件的一些应用。如需查看更详细的应用列表，请参阅本数据表的节2。
8.3.1.1 空调室外机
空调室外机的设计注意事项包括更大限度提高电源效率、更大限度降低噪声以及成本。变速空调可以连续调节温
度，比定速空调更高效。空调室外机 (ODU) 由功率因数校正 (PFC) 级、压缩机电机驱动器和风扇电机驱动器组
成。ODU 压缩机和风扇电机采用基于无传感器磁场定向控制 (FOC) 的永磁同步电机 (PMSM) 驱动器，通过改变
电机的输入频率和电压来控制电机速度和扭矩。PFC 可确保电流波形跟随电压波形以改善线路侧功率因数，并且
不论负载或输入条件出现任何变化，都能将输出直流电压调节为恒定值。
Copyright © 2023 Texas Instruments Incorporated
192 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
8.3.1.1.1 系统方框图
VDC
DC bus
VACL
Filter
and
Rectifier
Bridge
Vin
1A
1B
2A
2B
3A
165~265
VAC
Va1
Vb1
Vc1
VACN
PM1
7A
7B
Gate
Driver
3B
Compressor
3 phase voltage sensing
are only necessary for
FAST algorithm
Ia1
Ib1
Ic1
IPFC
DC bus
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B
6A
6B
7A
7B
4A
4B
5A
5B
6A
PWM-1
PWM-2
PWM-3
PWM-4
PWM-5
PWM-6
CPU
32 bit FPU
Va2
PM2
Vb2
Vc2
VACL
VACN
VDC
6B
Fan
IPFC
ADCA
Ia1
Ib1
Ic1
3 phase voltage sensing
are only necessary for
FAST algorithm
Tpipe
Tenv
Texh
Tcom
Ia1
Ib1
Ic1
Va1
Vb1
Vc1
Ia2
Ib2
Ic2
LDO or
DC/DC
Aux. DC/DC
+3.3 V
+12 V
+15 V
ADCC
DC bus
PWM-7
XBAR
GPIO
Va2
Vb2
Vc2
FO1
FO2
CMPSS1
CMPSS2
CMPSS3
CMPSS4
OSC & PLL
EEV Stepper
Relays for Power, Valves
SCIA
Indoor Unit
SCIB
I2C
Debugger Host
EEPROM
+3.3 V
System Host (option)
CAN
图8-1. 采用三分流器和交错PFC 且具有双电机控制功能的典型变频空调
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 193
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
VDC
DC bus
1A
1B
2A
2B
3A
Vin
VACL
Va1
Filter
and
Rectifier
Bridge
PM1
165~265
VAC
Vb1
Vc1
Gate
Driver
7A
3B
VACN
Compressor
3 phase voltage sensing
are only necessary for
FAST algorithm
IPFC
DC bus
Idclink1
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B
6A
6B
7A
4A
4B
5A
5B
6A
PWM-1
PWM-2
PWM-3
PWM-4
PWM-5
PWM-6
CPU
32 bit FPU
Va2
PM2
Vb2
Vc2
VACL
VACN
VDC
6B
Fan
IPFC
ADCA
3 phase voltage sensing
are only necessary for
FAST algorithm
Tpipe
Tenv
Texh
Tcom
Idclink2
Ia1
Va1
Vb1
Vc1
Ia2
Va2
Vb2
Vc2
LDO or
DC/DC
Aux. DC/DC
+3.3 V
+12 V
+15 V
ADCC
DC bus
PWM-7
XBAR
GPIO
CMPSS1
CMPSS2
CMPSS3
CMPSS4
OSC & PLL
FO1
FO2
EEV Stepper
Relays for Power, Valves
SCIA
Indoor Unit
SCIB
I2C
Debugger Host
+3.3 V
EEPROM
图8-2. 采用单分流器和单相PFC 且具有双电机控制功能的典型变频空调
Copyright © 2023 Texas Instruments Incorporated
194 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
VDC
DC bus
1A
1B
2A
3A
Vin
VACL
Va1
Vb1
Vc1
Filter
&
PM1
165~265
VAC
Rectifier
Bridge
Gate
Driver
7A
3B
VACN
2B
Compressor
3 phase voltage sensing
are only necessary for
FAST algorithm
IPFC
Idclink1
F280013x
1A
1B
2A
2B
3A
3B
4A
LDO or
DC/DC
PWM-1
PWM-2
PWM-3
CPU
32 bit FPU
Aux. DC/DC
+3.3 V
+12 V
+15 V
DC bus
VACL
VACN
VDC
IPFC
ADCA
Tpipe
Tenv
Texh
Tcom
PWM-4
XBAR
GPIO
FO1
Idclink1
Va1
Vb1
Vc1
ADCC
Relays for Fan
Relays for Power, Valves
CMPSS1
CMPSS2
SCIA
Indoor Unit
SCIB
I2C
Debugger Host
CMPSS3/4
OSC & PLL
EEPROM
+3.3 V
图8-3. 采用单分流器和单相PFC 且具有单电机控制功能的典型变频空调
8.3.1.1.2 空调室外机资源
参考设计和相关培训视频
C2000™ MCU - 电机控制（视频）
此视频集提供有关电机控制、InstaSPIN™ 软件、DesignDRIVE 软件和MathWorks® 的信息。
TIDM-02010：具有数字交错式PFC、适用于HVAC 的双电机控制参考设计
TIDM-02010 参考设计是一款适用于 HVAC 应用变频空调室外机控制器的 1.5kW 双电机驱动和功率因数校正
(PFC) 控制参考设计。此参考设计展示了一种对压缩机和风扇电机驱动器以及数字交错式升压 PFC 实现无传感器
三相 PMSM 矢量控制的方法，可通过单个 C2000™ 微控制器满足新的效率标准。此参考设计提供的硬件和软件
已经过测试，而且可随时使用，有助于加快开发，从而缩短产品上市时间。本参考设计包括硬件设计文件和软件
代码。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 195
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
变速空调(HVAC) 参考设计演示（视频）
此视频介绍了适用于搭载单个 C2000 MCU 的 HVAC 应用设计并采用交错式 PFC 的双电机控制解决方案。此演
示中还介绍了在该参考设计上实现的测试结果。
8.3.1.2 洗衣机和烘干机
现代洗衣机和烘干机系统需要强大且高效能的电机控制、较低的噪声和振动以及全面的系统保护。此外，电机驱
动控制需要在不同负载下支持可变转速，从而提高清洗和烘干性能，并降低耗水量。C2000 MCU 作为功能强大的
实时控制器，能够通过无传感器磁场定向控制 (FOC) 满足这些需求，从而实现超高效率、超高电机功率、超低扭
矩纹波、更低可闻噪声，以及利用在洗衣机或烘干机滚筒重负载启动过程中电机加速时所需的最大电机转矩。采
用单芯片架构并使用双电机或单电机的不同洗衣机或烘干机类型如图8-4、图8-5 和图8-6 所示。
Copyright © 2023 Texas Instruments Incorporated
196 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
8.3.1.2.1 系统方框图
VDC
DC bus
1A
1B
2A
2B
3A
Va1
Vb1
Vc1
Filter
&
Rectifier
Bridge
ACIM or
PMSM
165~265
VAC
3B
Drum
3 phase voltage sensing
are only necessary for
FAST algorithm
Ia1
Ib1
Ic1
DC bus
1A
4A
4B
5A
5B
6A
PWM-1
PWM-2
PWM-3
PWM-4
PWM-5
PWM-6
XBAR
CPU
32 bit FPU
1B
2A
2B
3A
3B
4A
4B
5A
5B
6A
6B
Va2
ACIM or
PMSM
Vb2
Vc2
Ia1
Ib1
Ic1
6B
Drum/Pump
Va1
ADCA
Ia2
Ib2
Ic2
3 phase voltage sensing
are only necessary for
FAST algorithm
Vb1
Vc1
VDC
Tmtr1
Tinv1
Ia2
Ib2
Ic2
LDO or
DC/DC
Aux. DC/DC
+3.3 V
+15 V
Va2
Vb2
ADCC
Vc2
DC bus
Tmtr2
FO1
FO2
Tinv2
CMPSS1
CMPSS2
CMPSS3
CMPSS4
Relay for Power
Relay for Inlet
Relay for Outlet
Relay for Heating
GPIO
SCIA
System Control Unit
Debugger Host
SCIB
I2C
EEPROM
+3.3 V
OSC & PLL
图8-4. 使用三分流器电流检测的具有双电机控制的典型洗衣机和烘干机
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 197
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
VDC
DC bus
1A
1B
2A
3A
Va1
Filter
&
Rectifier
Bridge
PM1
165~265
VAC
Vb1
Vc1
3B
2B
Drum
3 phase voltage sensing
are only necessary for
FAST algorithm
Idclink1
DC bus
F280013x
1A
4A
4B
5A
6A
PWM-1
PWM-2
PWM-3
PWM-4
PWM-5
PWM-6
XBAR
CPU
32 bit FPU
1B
2A
2B
3A
3B
4A
4B
5A
5B
6A
6B
Va2
PM2
Vb2
Vc2
Idclink1
6B
5B
Drum/Pump
Va1
Vb1
Vc1
VDC
Tmtr1
Tinv1
ADCA
3 phase voltage sensing
are only necessary for
FAST algorithm
Idclink2
LDO or
DC/DC
Idclink2
Va2
Vb2
Vc2
Aux. DC/DC
+3.3 V
+15 V
ADCC
Tmtr2
Tinv2
DC bus
FO1
FO2
CMPSS1
CMPSS2
Relay for Power
Relay for Valves
GPIO
SCIA
System Control Unit
Debugger Host
CMPSS3/4
OSC & PLL
SCIB
I2C
+3.3 V
EEPROM(option)
图8-5. 使用单分流器电流检测的具有双电机控制的典型洗衣机和烘干机
Copyright © 2023 Texas Instruments Incorporated
198 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
VDC
DC bus
1A
1B
2A
2B
3A
Va1
Vb1
Vc1
Filter
&
Rectifier
Bridge
PM1
165~265
VAC
3B
Drum
3 phase voltage sensing
are only necessary for
FAST algorithm
Idclink1
F280013x
LDO or
DC/DC
+3.3 V
1A
1B
2A
2B
3A
3B
Aux. DC/DC
PWM-1
PWM-2
CPU
32 bit FPU
DC bus
+15 V
Idclink1
Va1
Vb1
Vc1
PWM-3
XBAR
ADCA
ADCC
FO1
VDC
Tmtr1
Tinv1
Relay for Power
Relay for Valves
GPIO
SCIA
System Control Unit
Debugger Host
CMPSS1
CMPSS2/3/4
OSC & PLL
SCIB
I2C
EEPROM(option)
+3.3 V
图8-6. 使用单分流器电流检测的具有单电机控制的典型洗衣机和烘干机
8.3.1.2.2 洗衣机和烘干机资源
参考设计和相关培训视频
C2000™ MCU - 电机控制（视频）
此视频集提供有关电机控制、InstaSPIN™ 软件、DesignDRIVE 软件和MathWorks® 的信息。
TIDM-02010：具有数字交错式PFC、适用于HVAC 的双电机控制参考设计
TIDM-02010 参考设计是一款适用于 HVAC 应用变频空调室外机控制器的 1.5kW 双电机驱动和功率因数校正
(PFC) 控制参考设计。此参考设计展示了一种对压缩机和风扇电机驱动器以及数字交错式升压 PFC 实现无传感器
三相 PMSM 矢量控制的方法，可通过单个 C2000™ 微控制器满足新的效率标准。此参考设计提供的硬件和软件
已经过测试，而且可随时使用，有助于加快开发，从而缩短产品上市时间。本参考设计包括硬件设计文件和软件
代码。
通用电机控制工程和实验用户指南
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 199
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
通用电机控制实验提供了使用 C2000 MCU 进行电机驱动控制的示例。此实验是包含不同无传感器（FAST™、
eSMO、InstaSPIN™-BLDC）和有传感器（增量编码器、霍尔）电机控制技术（FOC、梯形）的构建示例的单个
工程。此实验中的系统功能和调试接口可用于各种三相逆变器电机评估套件或客户自己的洗衣机、烘干机或冰箱
应用电路板。此实验的示例代码包含在 Motor Control 软件开发套件 (SDK) 中。MotorControl SDK (MC SDK) 包
含一套紧密相关的软件基础架构、工具和文档，旨在尽可能缩短基于 C2000 MCU 的电机控制系统开发时间，适
用于各种三相电机控制应用。
变速空调(HVAC) 参考设计演示（视频）
此视频介绍了适用于搭载单个 C2000 MCU 的 HVAC 应用设计并采用交错式 PFC 的双电机控制解决方案。此演
示中还介绍了在该参考设计上实现的测试结果。
8.3.1.3 割草机器人
割草机器人系统具有多个低压电池供电的电机，需要精确控制这些电机以支持传动系统、切割和辅助功能。电机
效率对于延长使用时间非常重要，而高精度可确保在需要时实现自主运行。C2000 MCU 作为功能强大的实时控制
器，能够通过无传感器或基于传感器的磁场定向控制 (FOC) 满足这些需求，从而实现超高效率、超高电机功率、
超低扭矩纹波、更低可闻噪声，以及利用在重负载启动期间所需的最大电机扭矩。C2000 器件可用于多轴传动系
统控制、切割刀片和辅助功能，如升降机、泵或鼓风机。
Copyright © 2023 Texas Instruments Incorporated
200 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
8.3.1.3.1 系统方框图
DC bus
VDC
F280013x-48PIN
+3.3 V
12~48
VDC
VH1
DC/DC
UH1
WH1
1A
1B
2A
2B
3A
3B
4A
4B
5A
5B
6A
6B
PWM-1
PWM-2
PWM-3
PWM-4
PWM-5
PWM-6
XBAR
CPU
Va1
Vb1
Vc1
1A
1B
UH1
VH1
WH1
UL1
VL1
PMSM
32 bit FPU
2A
2B
3A
WL1
UL1
VL1
Ib1
Left Wheel
3B
WL1
Ia1
Ib1
Ic1
FO1
EN1
Ia1
Ib1
Ic1
Ia1
Ic1
Ia1
Ib1
Ic1
Va1
ADCA
Vb1
Vc1
VDC
Tpow1
DRV8323
DC bus
Ia2
Ib2
Ic2
UH2
VH2
Va2
WH2
ADCC
Vb2
Vc2
Va2
Vb2
Vc2
Tpow2
4A
4B
UH2
VH2
WH2
UL2
VL2
FO1
FO2
PMSM
5A
5B
CMPSS1
CMPSS2
CMPSS3
6A
WL2
Ic2
UL2
VL2
Ib2
6B
Right Wheel
EN1
EN2
WL2
GPIO
FO1
EN1
Ia2
Ia2
Ia2
Ib2
Ic2
Ib2
Ic2
SCIA
I2C
Debug Unit
CMPSS4
DRV8323
Control Unit
+3.3 V
DC bus
VH3
VDC
OSC & PLL
SPI
Gate Driver (Option)
UH3
WH3
F280013x-32PIN
Va3
Vb3
Vc3
1A
1B
2A
2B
UH3
VH3
WH3
UL3
VL3
1A
1B
2A
2B
3A
3B
PMSM
Blade
CPU
PWM-1
PWM-2
PWM-3
32 bit FPU
120 MHz
3A
3B
WL3
Ic3
UL3
VL3
Ib3
WL3
FO3
EN3
Ia3
Ia3
Ib3
Va3
Ia3
Ia3
Ib3
Ic3
ADCA
Ib3
Ic3
12 bit
VDC
3.45 MSPS
Idclink3
Tpow3
DRV8329
XBAR
GPIO
FO3
EN3
Ib3
Ic3
Vb3
Vc3
ADCC
12 bit
3.45MSPS
SCIA
I2C
Debug Unit
CMPSS1
CMPSS2
Control Unit
SPI
Gate Driver (Option)
CMPSS3/4
OSC & PLL
+3.3 V
图8-7. 适用于割草机器人的双芯片解决方案
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 201
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
DC bus
VDC
+3.3V
12~48
VDC
VH1
DC/DC
UH1
WH1
Va1
Vb1
Vc1
1A
1B
2A
2B
UH1
VH1
WH1
UL1
VL1
PMSM
WL1
Ic1
UL1
VL1
Ib1
Left Wheel
WL1
FO1
EN1
Ia1
Ib1
Ic1
Ia1
Ia1
Ib1
Ic1
1A
PWM-1
CPU
1B
DRV8323
32 bit FPU
2A
DC bus
PWM-2
2B
Ia1
3A
Ib1
UH2
VH2
WH2
PWM-3
Ic1
Va1
3B
Vb1
Va2
Vb2
Vc2
3A
3B
4A
4B
UH2
VH2
WH2
UL2
VL2
4A
Vc1
PMSM
PWM-4
Ia2
Ib2
Ic2
ADCA
4B
5A
5B
6A
6B
7A
7B
WL2
Ic2
UL2
VL2
Ib2
Right Wheel
Va2
Vb2
WL2
PWM-5
PWM-6
PWM-7
FO1
EN1
Ia2
Ib2
Ic2
Vc2
Ia2
VDC
Tpow
Ia2
Ib2
Ic2
Idclink3
Va3
Vb3
Vc3
DRV8323
ADCC
DC bus
FO1
FO2
FO3
XBAR
GPIO
CMPSS1
CMPSS2
CMPSS3
UH3
VH3
WH3
Va3
Vb3
Vc3
UH3
VH3
WH3
UL3
VL3
EN1
EN2
EN3
5A
5B
6A
6B
7A
7B
PMSM
Blade
WL3
UL3
VL3
WL3
SCIA
I2C
Control/Debug Unit
CMPSS4
FO3
EN3
+3.3 V
Ia3
Ib3
Ic3
OSC & PLL
Control Unit
Idclink3
Idclink3
Gate Driver (Option)
SPI
Idclink3
DRV8329
图8-8. 适用于割草机器人的单芯片解决方案
8.3.1.3.2 割草机器人资源
参考设计和相关培训视频
C2000™ MCU - 电机控制（视频）
此视频集提供有关电机控制、InstaSPIN™ 软件、DesignDRIVE 软件和MathWorks® 的信息。
“在单个C2000™ MCU 上使用FCL 和SFRA 进行双轴电机控制”应用报告
此设计指南可帮助评估快速电流环路 (FCL) 算法，该算法基于使用 TI LaunchPad 套件和逆变器 BoosterPack 套
件的单个 C2000 MCU 对双轴 PM 伺服驱动器进行高带宽内部环路电流控制。此参考设计的示例代码包含在
Motor Control 软件开发套件中。
“使用快速电流环对PMSM 进行快速响应控制”应用报告
此参考资料有助于评估用于对 PM 伺服驱动器进行高带宽电流环路控制的快速电流环路 (FCL) 及其使用 C2000
MCU 进行的频率响应分析。此参考设计的示例代码包含在Motor Control 软件开发套件中。
通用电机控制工程和实验用户指南
通用电机控制实验提供了使用 C2000 MCU 进行电机驱动控制的示例。此实验是包含不同无传感器（FAST™、
eSMO、InstaSPIN™-BLDC）和有传感器（增量编码器、霍尔）电机控制技术（FOC、梯形）的构建示例的单个
工程。此实验中的系统功能和调试接口可用于各种三相逆变器电机评估套件或客户自己的洗衣机、烘干机或冰箱
应用电路板。此实验的示例代码包含在 Motor Control 软件开发套件 (SDK) 中。MotorControl SDK (MC SDK) 包
Copyright © 2023 Texas Instruments Incorporated
202 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
含一套紧密相关的软件基础架构、工具和文档，旨在尽可能缩短基于 C2000 MCU 的电机控制系统开发时间，适
用于各种三相电机控制应用。
8.3.1.4 商用电信整流器
商用通信电源整流器包含功率因数校正(PFC) 级和直流/直流转换器级。通常使用图腾柱 PFC 作为PFC 级。对于
直流/直流级，LLC 和相移全桥 (PSFB) 是两种常用的拓扑。商用通信电源整流器可采用单芯片和双芯片架构，如
图8-9 和图8-10 所示。
PFC 级从交流电源汲取与交流电压同相的正弦波电流，并在其输出端保持稳定的直流总线电压（VDC，通常为
+400 V）。该输出电压施加到直流/直流级的输入端，可将其转换为隔离式低输出电压Vout（通常为48V）。
8.3.1.4.1 系统方框图
Dc bus
VBUS
VOUT
GaN
2A
GaN
3A
Si
VACL
1A
4A
5A
95~275
VAC
F
I
+
L
T
E
R
IPFC
GaN
2B
GaN
3B
Si
VACN
4A
5A
6B
1B
6A
IRES
IOUT
VOUT
VACL
VACN
VBUS
AMC1311
C28x
ADC
IPFC
IRES
IOUT
Aux.
DC/DC
3V3
DC bus
1A
1B
2A
PWM1
PWM2
PWM3
PWM4
PWM5
3V3
I/On
2B
3A
3B
4A
4B
Comms
5A
5B
I2C
PMB us
SPI
UART
CAN
6A
6B
PWM6
Host
图8-9. 商用通信电源整流器单芯片架构
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 203
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
Dc bus
VBUS
VOUT
GaN
2A
GaN
3A
Si
VACL
4A
5A
1A
95~275
VAC
F
I
+
L
T
E
R
IPFC
GaN
2B
GaN
3B
Si
VACN
4A
5A
6B
6A
1B
IRES
IOUT
4A
4B
1A
1B
2A
Aux.
Isolated
DC/DC
PWM1
PWM2
PWM3
PWM4
PWM1
PWM2
PWM3
PWM4
Aux.
DC/DC
C28x
C28x
3V3
3V3
5A
5B
DC bus
DC bus
2B
3A
3B
6A
6B
sync
VACL
VOUT
I/O
VACN
VBUS
IRES
IOUT
Comms
Comms
ADC
ADC
IPFC
SPI
SPI
GPIO
UART
FSI
UART
FSI
GPIO
Host
图8-10. 商用通信电源整流器双芯片架构
8.3.1.4.2 商用通信电源整流器资源
参考设计和相关培训视频
由C2000™ 和GaN 实现CCM 图腾柱PFC 和电流模式LLC 的1kW 参考设计
此参考设计在使用 C2000™ F28004x 微控制器的半桥 LLC 级上演示了一种混合迟滞控制 (HHC) 方法，这是一种
电流模式控制方法。该硬件基于 TIDA-010062 1kW、80 Plus 钛金级、GaN CCM 图腾柱无桥 PFC 和半桥 LLC
参考设计。通过另行添加感应卡实现了混合迟滞控制，从而在谐振电容器上重新生成电压。与单环路电压模式控
制方法(VMC) 相比，该HHC LLC 级具有更好的瞬态响应和易于控制的环路设计。
具有有源钳位、功率密度大于270W/in3 的3kW 相移全桥参考设计
此参考设计是基于 GaN 的3kW 相移全桥(PSFB)，旨在实现更高的功率密度。该设计具有一个有源钳位，可尽可
能地减小次级同步整流器 MOSFET 的电压应力，以使用具有更好品质因数 (FoM) 的额定电压较低的 MOSFET。
PMP23126 在初级侧使用我们的30mΩGaN，在次级侧使用硅MOSFET。与Si MOSFET 相比，LMG3522 顶部
冷却 GaN 集成了驱动器和保护功能，可在更宽的工作范围内保持 ZVS，从而实现更高的效率。PSFB 以 100kHz
的频率运行，可实现97.74% 的峰值效率。
TIDA-010203 采用GaN 和C2000™ 实时控制MCU 的高效PFC 级（视频）
GaN 功率FET 和C2000™ MCU 支持图腾柱功率因数校正(PFC) 拓扑，可消除桥式整流器的功率损耗。
TIDA-010062 1kW、80 Plus Titanium、GaN CCM 图腾柱无桥PFC 和半桥LLC 参考设计
Copyright © 2023 Texas Instruments Incorporated
204 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
此参考设计是一种数字控制的紧凑型 1kW 交流/直流电源设计，适用于服务器电源单元 (PSU) 和通信电源整流器
应用。该高效设计支持两个主要功率级，包括一个前端连续导通模式 (CCM) 图腾柱无桥功率因数校正 (PFC) 级。
PFC 级采用带有集成驱动器的 LMG341x GaN FET，可在较宽的负载范围内实现更高的效率，并且符合 80 Plus
Titanium 要求。此设计还支持半桥 LLC 隔离式直流/直流级，以便在 1kW 功率下获得 +12V 直流输出。两个控制
卡使用C2000™ 入门级高性能MCU 来控制两个功率级。
TIDA-010203 采用C2000 和GaN 的4kW 单相图腾柱PFC 参考设计
此参考设计是一款具有 F280049/F280025 控制卡和 LMG342x EVM 板的 4kW CCM 图腾柱 PFC。此设计展示了
一个强大的 PFC 解决方案，它通过将控制器接地置于 MOSFET 桥臂的中间来避免隔离式电流检测。得益于非隔
离特性，可以通过高速放大器 OPA607 来实现交流电流检测，从而帮助实现可靠的过流保护。在此设计中，效
率、热感图像、交流压降、雷电浪涌和 EMI CE 均进行了充分的验证。此参考设计具有完整的测试数据，展示了
采用C2000 和GaN 的图腾柱PFC 具有更高的成熟度，并且是高效产品PFC 级设计的良好研究平台。
TIDM-1001 使用C2000™ MCU 的两相交错式LLC 谐振转换器参考设计
谐振转换器是常用的直流/直流转换器，通常用于服务器、电信、汽车、工业和其他电源应用。这些转换器性能
（效率、功率密度等）高，且不断提高各种行业标准要求和功率密度目标，是中高级电源应用的理想之选。此参
考设计实现了 500W 的数控式两相交错 LLC 谐振转换器。该系统由单个 C2000™ 微控制器 (MCU)
TMS320F280025C 控制，还可在所有工作模式下生成适合所有电源电子开关器件的PWM 波形。此设计通过利用
创新的电流共享技术，可准确地实现相间均流。
TIDM-1007 交错式CCM 图腾柱PFC 参考设计（视频）
此视频介绍了使用 C2000 微控制器控制图腾柱 PFC 所需的硬件要素、控制要素和软件设计。此演示中还介绍了
在该参考设计上实现的测试结果。
变频、ZVS、5kW、基于GaN 的两相图腾柱PFC 参考设计
此参考设计是一种高密度、高效的 5kW 图腾柱功率因数校正 (PFC) 设计。设计采用两相图腾柱 PFC，能在可变
频率和零电压开关 (ZVS) 条件下运行。控制器采用新拓扑和改进型三角电流模式 (iTCM)，能够减小尺寸并提高效
率。设计方案为在 TMS320F280049C 微控制器内使用高性能处理内核，可在广泛的工作范围内保证效率。PFC
的运行频率范围为100kHz 至800kHz。峰值系统效率为99%，该数值在120W/in3 开放式框架功率密度下实现。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 205
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
9 器件和文档支持
TI 提供大量的开发工具。下面列出了用于评估器件性能、生成代码和开发解决方案的工具和软件。
9.1 入门和后续步骤
C2000™ 实时控制微控制器(MCU) 入门指南 涵盖了 C2000 器件开发中从硬件到支持资源的所有方面。除了主要
的参考文档外，每个部分还提供了相关链接和资源，可帮助用户进一步了解相关信息。
9.2 器件命名规则
为了标示产品开发周期所处的阶段，TI 为所有 DSP 器件和支持工具的器件型号分配了前缀。每个 DSP 商用产品
系列成员都具有以下三个前缀之一：TMX、TMP 或 TMS（例如，TMS320F2800137）。德州仪器 (TI) 为其支持
工具推荐使用三种可能的前缀指示符中的两个：TMDX 和 TMDS。这些前缀代表了产品开发的发展阶段，即从工
程原型（TMX 和TMDX）直到完全合格的生产器件和工具（TMS 和TMDS）。
Device development evolutionary flow:
TMX Experimental device that is not necessarily representative of the final device's electrical specifications and
may not use production assembly flow.
TMP Prototype device that is not necessarily the final silicon die and may not necessarily meet final electrical
specifications.
TMS Production version of the silicon die that is fully qualified.
Support tool development evolutionary flow:
TMDX Development-support product that has not yet completed Texas Instruments internal qualification testing.
TMDS Fully-qualified development-support product.
TMX and TMP devices and TMDX development-support tools are shipped against the following disclaimer:
"Developmental product is intended for internal evaluation purposes."
Production devices and TMDS development-support tools have been characterized fully, and the quality and
reliability of the device have been demonstrated fully. TI's standard warranty applies.
Predictions show that prototype devices (X or P) have a greater failure rate than the standard production
devices. Texas Instruments recommends that these devices not be used in any production system because their
expected end-use failure rate still is undefined. Only qualified production devices are to be used.
TI 器件的命名规则还包括一个带有器件系列名称的后缀。这个后缀表示封装类型（例如，PM）。
如需 TMS320F280013x 器件 PM、PT、RGZ 和 RHB 封装类型的可订购器件型号，请参阅本文档的“封装选项
附录”，浏览ti.com，或联系您的TI 销售代表。
Copyright © 2023 Texas Instruments Incorporated
206 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
Generic Part Number:
TMS
X
320
F
F
2800137
2800137
Orderable Part Number:
PREFIX(A)
(blank)
PM
R
TMX (X) = experimental device
TMS (blank) = qualified device
SHIPPING OPTIONS
(blank) = Tray
R = Large Tape and Reel
DEVICE FAMILY
320 = TMS320 MCU Family
PACKAGE TYPE
64-pin PM Low-Profile Quad Flatpack (LQFP)
48-pin PT LQFP
TECHNOLOGY
48-pin RGZ Very Thin Quad Flatpack No Lead (VQFN)
32-pin RHB VQFN
F = Flash
DEVICE
2800137
2800135
2800135V
2800133
2800132
A. 可订购器件型号使用前缀X。
图9-1. 器件命名规则
9.3 标识
图9-2、图9-3、图9-4 和图9-5 展示了封装编号法。表9-1 列出了器件修订版本代码。
YMLLLLS = Lot Trace Code
YM = 2-digit Year/Month Code
LLLL = Assembly Lot Code
S = Assembly Site Code
$$ = Wafer Fab Code (one or two characters) as applicable
# = Silicon Revision Code
G4 = ECAT
F2800137PM
$$#-YMLLLLS
G4
Package
Pin 1
图9-2. PM 封装的封装编号法
YMLLLLS = Lot Trace Code
980 = TI EIA Code
YM = 2-digit Year/Month Code
LLLL = Assembly Lot Code
980
PT
F2800137
YMLLLLS
S = Assembly Site Code
$$ = Wafer Fab Code (one or two characters) as applicable
# = Silicon Revision Code
G4
$$#
G4 = ECAT
Package
Pin 1
图9-3. PT 封装的封装编号法
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 207
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
YMLLLLS = Lot Trace Code
YM = 2-digit Year/Month Code
LLLL = Assembly Lot Code
S = Assembly Site Code
F2800137
RGZ
$$#YMLLLLS
$$ = Wafer Fab Code (one or two characters) as applicable
# = Silicon Revision Code
TI
G4
G4 = ECAT
Package
Pin 1
图9-4. RGZ 封装的封装编号法
YM = 2-digit Year/Month Code
LLLL = Assembly Lot Code
S = Assembly Site Code
F2800
137RHB
TI
YMS#
LLLL G4
# = Silicon Revision Code
G4 = ECAT
Package
Pin 1
图9-5. RHB 封装的封装编号法
表9-1. 版本标识
REVID(1)
地址：0x5D00C
器件修订版本代码
器件修订版本
备注
0
0x0000 0001
0x0000 0002
该器件修订版本以TMX 形式提供。
该器件修订版本的代码为TMX。
空白
A
A
该器件修订版本以TMS 形式提供。修订版B
和C 在功能上是等效的。
B
C
B
C
0x0000 0003
0x0000 0004
该器件修订版本以TMS 形式提供。修订版B
和C 在功能上是等效的。
(1) 器件修订版本ID
Copyright © 2023 Texas Instruments Incorporated
208 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
9.4 工具与软件
TI 提供大量的开发工具。下面是部分用于评估器件性能、生成代码和开发解决方案的工具和软件。若要查看
C2000™ 实时控制 MCU 的所有可用工具和软件，请访问 C2000 实时控制 MCU - 设计和开发页面以及 C2000 软
件页面。
开发工具
F2800137 controlCARD
F2800137 controlCARD 是一种基于 HSEC180 controlCARD 的评估和开发工具，适用于 C2000™ F280013x 系
列的微控制器产品。controlCARD 非常适合用于初始评估和系统原型设计。它们也是完整的板级模块，利用两种
标准外形尺寸（100 引脚 DIMM 或 180 引脚 HSEC）中的一种来提供更低厚度的单板控制器解决方案。首次评估
时，通常购买与基板捆绑或捆绑在应用套件中的controlCARD。
LAUNCHXL-F2800137
LAUNCHXL-F2800137 是一款适用于 TI C2000™ 实时控制器 F280013x 系列的低成本开发板。该板不仅适用于
初始评估和原型设计，还提供易于使用的标准化平台来开发未来的应用。该扩展版本 LaunchPad™ 开发套件可提
供额外引脚用于评估，并支持连接两个BoosterPack™ 插件模块。
TI Resource Explorer
要增强您的体验，请务必查看TI Resource Explorer 以浏览应用的示例、库和文档。
软件工具
用于C2000 MCU 的C2000Ware
用于 C2000™ MCU 的 C2000Ware 是一系列紧密相关的软件和文档，旨在尽可能缩短软件开发时间。它包括特
定于器件的驱动程序、库和外设示例。
Digital Power SDK
Digital Power SDK 包含一套紧密相关的软件基础架构、工具和文档，旨在尽可能缩短基于C2000 MCU 的数字电
源系统的开发时间，可适用于各种交流/直流、直流/直流和直流/交流电源应用。软件中包含可运行于 C2000 数字
电源评估模块(EVM) 和多种TI 参考设计（适用于太阳能、电信、服务器、电动汽车充电器和工业电力输送应用）
上的固件。Digital Power SDK 包含数字电源应用在开发和评估等各阶段所需的所有资源。
Motor Control SDK
Motor Control SDK 包含一系列紧密相关的软件架构、工具和文档，旨在尽可能缩短基于 C2000 MCU 的电机控制
系统开发时间，适用于各种三相电机控制应用。软件中包含可运行于 C2000 电机控制评估模块 (EVM) 和多种 TI
设计 (TID)（适用于工业驱动和其他电机控制）上的固件。Motor Control SDK 包含高性能电机控制应用在开发和
评估等各阶段所需的所有资源。
适用于C2000 微控制器的Code Composer Studio™ (CCS) 集成开发环境(IDE)
Code Composer Studio 是支持 TI 微控制器和嵌入式处理器产品系列的集成开发环境 (IDE)。Code Composer
Studio 包含一整套用于开发和调试嵌入式应用的工具。它包含优化的 C/C++ 编译器、源代码编辑器、项目构建环
境、调试器、分析器以及多种其他功能。直观的 IDE 提供了单一用户界面，带领用户完成应用开发流程的每个步
骤。熟悉的工具和界面使用户能够比以前更快地上手。Code Composer Studio 将 Eclipse 软件框架的优势和 TI
高级嵌入式调试功能相结合，为嵌入式开发人员提供了一种极具吸引力且功能丰富的开发环境。
SysConfig 系统配置工具SysConfig 是一个全面的图形实用程序集合，用于配置引脚、外设、无线电、子系统和
其他组件。SysConfig 可助您直观地管理、发现和解决冲突，以便您有更多时间创建差异化应用。该工具的输出包
括 C 头文件和代码文件，这些文件可与软件开发套件 (SDK) 示例配合使用，或用于配置自定义软件。SysConfig
工具会自动选择满足输入要求的 pinmux 设置。SysConfig 工具作为独立安装程序集成在 CCS 中，也可以通过
dev.ti.com 云工具门户使用。有关SysConfig 系统配置工具的更多信息，请访问系统配置工具页面。
C2000 第三方搜索工具 TI 与多家公司携手推出适用于 TI C2000 器件的各种解决方案和服务。这些公司可使用
C2000 器件加速量产流程。下载此搜索工具，快速浏览第三方详细信息，并寻找合适的第三方来满足您的需求。
UniFlash 独立闪存工具
UniFlash 是一款独立工具，用于通过GUI、命令行或脚本接口对片上闪存存储器进行编程。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback 209
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
模型
您可以从产品的“设计与开发”页面下载各种模型。这些模型包括 I/O 缓冲器信息规范 (IBIS) 模型和边界扫描描
述语言 (BSDL) 模型。若要查看所有可用模型，请访问每个器件的“设计与开发”页面的“设计工具与仿真”部
分。
培训
为帮助设计工程师充分利用C2000 微控制器的特性和性能，TI 开发了各种培训资源。通过利用在线培训资料和可
下载的实际操作技术讲座，可方便地获得关于 C2000 微控制器系列的全方位的实际知识。这些培训资源旨在简化
学习过程，同时缩短开发时间并加快产品上市速度。有关各种培训资源的更多信息，请访问 C2000™ 实时控制
MCU - 支持和培训站点。此外，C2000 Academy 课程还为新用户提供了一种快速掌握 C2000 器件及其众多特性
的方法。对于刚开始使用 C2000 的用户来说，这是一个很好的切入点，可在 C2000 Academy 资源管理器页面上
找到此课程。
9.5 文档支持
To receive notification of documentation updates, navigate to the device product folder on ti.com. Click on
Subscribe to updates to register and receive a weekly digest of any product information that has changed. For
change details, review the revision history included in any revised document.
下面列出了介绍处理器、相关外设以及其他配套技术资料的最新文档。
勘误
TMS320F280013x 实时MCU 器件勘误表介绍了有关器件的已知公告，并给出了权变措施。
技术参考手册
TMS320F280013x 实时微控制器技术参考手册详述了 F280013x 微控制器中每个外设和子系统的集成、环境、功
能说明和编程模型。
CPU 用户指南
TMS320C28x CPU 和指令集参考指南介绍了 TMS320C28x 定点数字信号处理器 (DSP) 的中央处理器 (CPU) 和
汇编语言指令。此参考指南还介绍了这些DSP 上可用的仿真特性。
TMS320C28x 扩展指令集技术参考手册介绍了TMU、VCU-II 和FPU 加速器的架构、流水线和指令集。
外设指南
C2000 实时控制外设参考指南介绍了28x DSP 的外设参考指南。
工具指南
TMS320C28x 汇编语言工具 v22.6.0.LTS 用户指南介绍了用于 TMS320C28x 器件的汇编语言工具（用于开发汇
编语言代码的汇编器和其他工具）、汇编器指令、宏、通用目标文件格式和符号调试指令。
TMS320C28x 优化 C/C++ 编译器 v22.6.0.LTS 用户指南介绍了 TMS320C28x C/C++ 编译器。此编译器接受
ANSI 标准C/C++ 源代码，并为TMS320C28x 器件生成TMS320 DSP 汇编语言源代码。
应用报告
SMT 和封装应用手册网站列出了有关 TI Surface Mount Technology (SMT) 的文档以及涵盖各种封装相关主题的
应用手册。
半导体包装方法介绍了向最终用户发货时对半导体器件使用的包装方法。
计算嵌入式处理器的有效使用寿命介绍了如何计算 TI 嵌入式处理器 (EP) 在电子系统中运行时的有效使用寿命。
本文档的目标读者为希望确定TI EP 的可靠性是否符合终端系统可靠性要求的总工程师。
IBIS（I/O 缓冲器信息规范）建模简介讨论了 IBIS 的各个方面，包括其历史、优势、兼容性、模型生成流程、输
入/输出结构建模中的数据要求以及未来趋势。
Copyright © 2023 Texas Instruments Incorporated
210 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
www.ti.com.cn
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
C2000™ 微控制器的串行闪存编程介绍了使用闪存内核和ROM 加载程序对器件进行串行编程。
使用 C2000™ 实时微控制器的基本开发指南更深入探究了使与实时控制系统相关的C2000 微控制器 (MCU) 脱颖
而出的器件。
9.6 支持资源
TI E2E™ 支持论坛是工程师的重要参考资料，可直接从专家获得快速、经过验证的解答和设计帮助。搜索现有解
答或提出自己的问题可获得所需的快速设计帮助。
链接的内容由各个贡献者“按原样”提供。这些内容并不构成 TI 技术规范，并且不一定反映 TI 的观点；请参阅
TI 的《使用条款》。
9.7 商标
C2000™, Code Composer Studio™, LaunchPad™, BoosterPack™, and TI E2E™ are trademarks of Texas
Instruments.
Bosch® is a registered trademark of Robert Bosch GmbH Corporation.
所有商标均为其各自所有者的财产。
9.8 静电放电警告
静电放电(ESD) 会损坏这个集成电路。德州仪器(TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理
和安装程序，可能会损坏集成电路。
ESD 的损坏小至导致微小的性能降级，大至整个器件故障。精密的集成电路可能更容易受到损坏，这是因为非常细微的参
数更改都可能会导致器件与其发布的规格不相符。
9.9 术语表
TI 术语表
本术语表列出并解释了术语、首字母缩略词和定义。
Copyright © 2023 Texas Instruments Incorporated
Submit Document Feedback
211
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
TMS320F2800137, TMS320F2800135, TMS320F2800132
ZHCSR52A –OCTOBER 2022 –REVISED MARCH 2023
www.ti.com.cn
10 机械、封装和可订购信息
下述页面包含机械、封装和订购信息。这些信息是指定器件可用的最新数据。数据如有变更，恕不另行通知，且
不会对此文档进行修订。有关此数据表的浏览器版本，请查阅左侧的导航栏。
Copyright © 2023 Texas Instruments Incorporated
212 Submit Document Feedback
Product Folder Links: TMS320F2800137 TMS320F2800135 TMS320F2800132
English Data Sheet: SPRSP63
PACKAGE OPTION ADDENDUM
www.ti.com
5-Jul-2023
PACKAGING INFORMATION
Orderable Device
Status Package Type Package Pins Package
Eco Plan
Lead finish/
Ball material
MSL Peak Temp
Op Temp (°C)
Device Marking
Samples
Drawing
Qty
(1)
(2)
(3)
(4/5)
(6)
F2800132PTR
F2800132RGZR
F2800132RHBR
ACTIVE
LQFP
VQFN
VQFN
PT
48
48
32
1000 RoHS & Green
4000 RoHS & Green
3000 RoHS & Green
NIPDAU
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-2-260C-1 YEAR
-40 to 125
-40 to 125
F2800132
PT
Samples
Samples
Samples
ACTIVE
ACTIVE
RGZ
NIPDAU
NIPDAU
F2800132
RGZ
RHB
F2800
132RHB
F2800135PMR
F2800137PMR
F2800137PTR
ACTIVE
ACTIVE
ACTIVE
LQFP
LQFP
LQFP
PM
PM
PT
64
64
48
1000 RoHS & Green
1000 RoHS & Green
1000 RoHS & Green
NIPDAU
NIPDAU
NIPDAU
Level-3-260C-168 HR
Level-3-260C-168 HR
Level-3-260C-168 HR
-40 to 125
-40 to 125
-40 to 125
F2800135PM
Samples
Samples
Samples
F2800137PM
F2800137
PT
F2800137RGZR
F2800137RHBR
ACTIVE
ACTIVE
VQFN
VQFN
RGZ
RHB
48
32
4000 RoHS & Green
3000 RoHS & Green
NIPDAU
NIPDAU
Level-3-260C-168 HR
Level-2-260C-1 YEAR
-40 to 125
-40 to 125
F2800137
RGZ
Samples
Samples
F2800
137RHB
XF2800137PM
XF2800137PT
XF2800137RGZ
XF2800137RHB
ACTIVE
ACTIVE
ACTIVE
ACTIVE
LQFP
LQFP
VQFN
VQFN
PM
PT
64
48
48
32
160
250
250
250
TBD
TBD
TBD
TBD
Call TI
Call TI
Call TI
Call TI
Call TI
Call TI
Call TI
Call TI
-40 to 125
-40 to 125
-40 to 125
-40 to 125
Samples
Samples
Samples
Samples
RGZ
RHB
(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.
(2) RoHS: TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance
do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may
reference these types of products as "Pb-Free".
RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.
Addendum-Page 1
PACKAGE OPTION ADDENDUM
www.ti.com
5-Jul-2023
Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based
flame retardants must also meet the <=1000ppm threshold requirement.
(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.
(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.
(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.
(6)
Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two
lines if the finish value exceeds the maximum column width.
Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.
In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.
Addendum-Page 2
重要声明和免责声明
TI“按原样”提供技术和可靠性数据（包括数据表）、设计资源（包括参考设计）、应用或其他设计建议、网络工具、安全信息和其他资源，
不保证没有瑕疵且不做出任何明示或暗示的担保，包括但不限于对适销性、某特定用途方面的适用性或不侵犯任何第三方知识产权的暗示担
保。
这些资源可供使用 TI 产品进行设计的熟练开发人员使用。您将自行承担以下全部责任：(1) 针对您的应用选择合适的 TI 产品，(2) 设计、验
证并测试您的应用，(3) 确保您的应用满足相应标准以及任何其他功能安全、信息安全、监管或其他要求。
这些资源如有变更，恕不另行通知。TI 授权您仅可将这些资源用于研发本资源所述的 TI 产品的应用。严禁对这些资源进行其他复制或展示。
您无权使用任何其他 TI 知识产权或任何第三方知识产权。您应全额赔偿因在这些资源的使用中对 TI 及其代表造成的任何索赔、损害、成
本、损失和债务，TI 对此概不负责。
TI 提供的产品受 TI 的销售条款或 ti.com 上其他适用条款/TI 产品随附的其他适用条款的约束。TI 提供这些资源并不会扩展或以其他方式更改
TI 针对 TI 产品发布的适用的担保或担保免责声明。
TI 反对并拒绝您可能提出的任何其他或不同的条款。IMPORTANT NOTICE
邮寄地址：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2023，德州仪器 (TI) 公司
相关型号：
XF2800137PT
具有 120MHz 频率、256KB 闪存、FPU 和 TMU 的 C2000™ 32 位 MCU | PT | 48 | -40 to 125Warning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
XF2800137RGZ
具有 120MHz 频率、256KB 闪存、FPU 和 TMU 的 C2000™ 32 位 MCU | RGZ | 48 | -40 to 125Warning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
XF2800137RHB
具有 120MHz 频率、256KB 闪存、FPU 和 TMU 的 C2000™ 32 位 MCU | RHB | 32 | -40 to 125Warning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
XF2800157QPHPQ1
具有 HRPWM、CAN-FD、锁步 ASIL B、0 级和 1 级、120MHz 频率、256KB 闪存的汽车级 C2000™ 32 位 MCU | PHP | 48 | -40 to 125Warning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
XF2800157QPMQ1
具有 HRPWM、CAN-FD、锁步 ASIL B、0 级和 1 级、120MHz 频率、256KB 闪存的汽车级 C2000™ 32 位 MCU | PM | 64 | -40 to 125Warning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
XF2800157QPNQ1
具有 HRPWM、CAN-FD、锁步 ASIL B、0 级和 1 级、120MHz 频率、256KB 闪存的汽车级 C2000™ 32 位 MCU | PN | 80 | -40 to 125Warning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
XF2800157QRHBQ1
具有 HRPWM、CAN-FD、锁步 ASIL B、0 级和 1 级、120MHz 频率、256KB 闪存的汽车级 C2000™ 32 位 MCU | RHB | 32Warning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
XF2800157SPN
具有 HRPWM、120MHz 频率、256KB 闪存且支持 CAN-FD 的 C2000™ 32 位 MCU | PN | 80 | -40 to 125Warning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
XF280037CSPT
TMS320F28003x Real-Time MicrocontrollersWarning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
XF280039CSPM
TMS320F28003x Real-Time MicrocontrollersWarning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
XF280039CSPN
TMS320F28003x Real-Time MicrocontrollersWarning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
XF280039CSPZ
TMS320F28003x Real-Time MicrocontrollersWarning: Undefined variable $rtag in /www/wwwroot/website_ic37/www.icpdf.com/pdf/pdf/index.php on line 217
-
TI
©2020 ICPDF网 联系我们和版权申明