MAX3832UCB-T [MAXIM]
Mux/Demux, 1-Func, PQFP64, 10 X 10 MM, 1 MM HEIGHT, MO-136AJ, TQFP-64;
| 型号： | MAX3832UCB-T |
| 厂家： | 
MAXIM INTEGRATED PRODUCTS |
| 描述： | Mux/Demux, 1-Func, PQFP64, 10 X 10 MM, 1 MM HEIGHT, MO-136AJ, TQFP-64 |
| 文件： | 总16页 (文件大小：182K) |
| 中文： | 中文翻译 | 下载： | 下载PDF数据表文档文件 |
19-1534; Rev 1; 10/99
+ 3 .3 V 、2 .5 G b p s、S D H /S O N ET 、4 チャネル相互接続
マルチプレクサ/デマルチプレクサIC 、クロック発生器付
1/MAX832
概要 ___________________________________
特長 ___________________________________
◆ 電源：+ 3 .3 V 単一
M AX3831/M AX3832は、自動チャネルアサインメント付
の4:1マルチプレクサ及び1:4デマルチプレクサです。
+3.3V単一電源で動作するマルチプレクサは4つの
パラレル622M bpsSDH/SONETチャネルを受信します。
これらのチャネルはビットインタリーブされて、光又は
電気的ドライバにインタフェースするための2.488Gbps
のシリアルデータストリームが生成されます。10ビット
幅のエラスティックバッファは、任意のパラレルデータ
入力とリファレンスクロックの間に 7.5nsまでの
スキューを許容します。出力するデータストリームの
タイミング用に内蔵PLLが高周波2.488GHzクロックを
合成するために、外部155M Hzリファレンスクロック
が必要です。
◆ 電力消費：1 .4 5 W
◆ 4 チャネルマルチプレクサ/デマルチプレクサ、
完全集積化2 .4 8 8 G H zクロック発生器付
◆ フレーム検出でチャネル割当を維持
◆ エラスティックストア範囲：±7 .5 n s
◆ R M S シリアルデータ出力ランダムジッタ：2 .5 p s
◆ シリアルデータ出力確定的ジッタ：8 p s
◆ LV D S パラレル入力/出力：6 2 2 M b p s
◆ シリアルC M L入力/出力：2 .4 8 8 G b p s
◆ 内蔵パターン発生器が高速B IS Tを提供
M AX3831/M AX3832のデマルチプレクサは、2.488Gbps
のシリアルデータ及び2.488G H zのクロックを外部
クロック/データリカバリ素子(M AX3876)から受けて、
それを4 つの6 2 2 M bps LVD S出力に変換します。
M AX3831は622M H zLVDSクロック出力を供給し、
M AX3832は155M HzLVDSクロックを供給します。内部
フレームディテクタが622M bpsSDH/SONETフレー
ミングパターンを探し、デマルチプレクサをロールして
出力における適正なチャネル割当を維持します。
◆ システムテストの融通性：システムループバック、
ラインループバック
◆ ロスオブフレームインジケータ
アプリケーション _______________________
ATM スイッチング
ネットワーク
SDH/SONET
バックプレーン
ラインエクステンダ
高速パラレルリンク
これらの素子は、フルスピード内蔵セルフテスト(BIST)
を可能にする埋込型パターン発生器も備えています。2つ
の異なるループバックモードがシステムテストの融通性
を提供します。TTLロスオブフレームモニタが含まれて
います。M AX3831/M AX3832は64ピンTQ FP-EP
(露出パドル)パッケージで提供されており、温度範囲は
高温民生用(0℃～+85℃)のものが用意されています。
高密度ディジタル
クロスコネクト
イントララック/
サブラック相互接続
型番 ___________________________________
PART
TEMP. RANGE
0°C to +85°C
0°C to +85°C
PIN-PACKAGE
64 TQFP-EP
MAX3831UCB
MAX3832UCB
ピン配置はデータシートの最後に記載されています。
64 TQFP-EP
標準アプリケーション回路 __________________________________________________________
+3.3V
0.33µF
TTL
TTL
TTL
TTL
0.1µF
RSETES
RCLKI+
RCLKI-
FIL+ FIL- TEST
LOF PLBEN
V
CC
155MHz REF
SCLKI-
SCLKI+
SDI-
LVDS
LVDS
CML
CLOCK INPUT
MAX3876
2.5Gbps
CDR
4
4
PDI1+ TO PDI4+
2.5Gbps
OPTICAL
TRANSCEIVER
CML
PDI1- TO PDI4-
SDI+
MAX3831
MAX3832
4
4
CMOS
OVERHEAD
PDO1+ TO PDO4+
PDO1- TO PDO4-
PCLKO+
SDO+
SDO-
LVDS
LVDS
TTL
TTL
LBEN
PCLKO-
GND
RSETFR
TRIEN
TTL
________________________________________________________________ Maxim Integrated Products
1
無料サンプル及び最新版データシートの入手にはマキシム社のホームページをご利用下さい。w w w .m axim -ic.co m
+ 3 .3 V 、2 .5 G b p s、S D H /S O N ET 、4 チャネル相互接続
マルチプレクサ/デマルチプレクサIC 、クロック発生器付
ABSOLUTE MAXIMUM RATINGS
Positive Supply Voltage (V )...............................-0.5V to +5.0V
Continuous Power Dissipation (T = +85°C) (Note 1)
A
CC
Input Voltage (LVDS, TTL)..........................-0.5V to (V
+ 0.5V)
+ 0.5V)
+ 0.5V)
+ 0.5V)
+0.5V)
64-Pin TQFP-EP (derate 40.0mW/°C above +85°C).........2.6W
Operating Temperature Range...............................0°C to +85°C
Storage Temperature Range.............................-60°C to +150°C
Lead Temperature (soldering, 10sec) .............................+300°C
CC
CC
CC
CC
CꢁL Input Voltage ..........................(V
- 0.8V) to (V
CC
FIL+, FIL- Voltage.......................................-0.5V to (V
TTL Output Voltage ....................................-0.5V to (V
LVDS Output Voltage ..................................-0.5V to (V
CC
CꢁL Output Currents..........................................................22mA
Note 1: Based on empirical data from the ꢁAX3831/ꢁAX3832 evaluation kit.
Stresses beyond those listed under “Absolute ꢁaximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional
operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to
absolute maximum rating conditions for extended periods may affect device reliability.
DC ELECTRICAL CHARACTERISTICS
(V
= +3.0V to +3.6V, LVDS differential load = 100Ω 1ꢀ, CꢁL load = 50Ω 1ꢀ to V , all TTL inputs are open, T = 0°C to
CC
CC A
+85°C, unless otherwise noted. Typical values are at T = +25°C and V
= +3.3V.)
A
CC
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
440
480
MAX
580
UNITS
ꢁAX3831
ꢁAX3832
1/MAX832
CꢁL inputs and outputs open,
Supply Current
I
mA
CC
LVDS input V = 1.2V (Note 2)
OS
614
LVDS INPUTS AND OUTPUTS
Input Voltage Range
V
0
2400
+100
mV
mV
mV
Ω
IN
Differential Input Threshold
Threshold Hysteresis
V
IDTH
HYST
-100
V
90
Input Impedance
R
85
100
270
115
1.475
400
25
IN
Input Common-ꢁode Current
Output Voltage High
I
LVDS input, V = 1.2V
OS
µA
V
OS
V
OH
Output Voltage Low
V
OL
0.925
250
V
Differential Output Voltage
Figure 1
mV
V
OD
Change in ꢁagnitude of
Differential Output Voltage for
Complementary States
∆ V
mV
V
OD
Output Offset Voltage
V
OS
1.125
1.275
25
Change in ꢁagnitude of Output
Offset Voltage for Complementary
States
∆ V
mV
OS
>1
ꢁΩ
Ω
TRIEN = GND
Differential Output Impedance
80
120
12
TRIEN = V
CC
Output Current
Short outputs together (Note 3)
mA
CML INPUTS AND OUTPUTS
Differential Output Voltage
Differential Output Impedance
Output Common-ꢁode Voltage
V
640
85
800
100
1000
115
mVp-p
ODp-p
Ω
V
- 0.2
V
CC
V
-
V
+
CC
CC
0.4
Single-Ended Input Voltage Range
V
IS
V
0.6
400
85
Differential Input Voltage Swing
Differential Input Impedance
Figure 2
1200
115
mVp-p
100
Ω
2
_______________________________________________________________________________________
+ 3 .3 V 、2 .5 G b p s、S D H /S O N ET 、4 チャネル相互接続
マルチプレクサ/デマルチプレクサIC 、クロック発生器付
1/MAX832
DC ELECTRICAL CHARACTERISTICS (continued)
(V
= +3.0V to +3.6V, LVDS differential load = 100Ω 1ꢀ, CꢁL load = 50Ω 1ꢀ to V , all TTL inputs are open, T = 0°C to
CC
CC A
+85°C, unless otherwise noted. Typical values are at T = +25°C and V
= +3.3V.)
A
CC
PARAMETER
TTL INPUTS AND OUTPUTS
Input Voltage High
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
V
IH
2.0
V
V
Input Voltage Low
V
IL
0.8
-50
Input Current High
I
IH
V
V
= 2.0V
= 0
-250
-550
2.4
µA
µA
V
IH
Input Current Low
I
IL
-100
IL
Output Voltage High
Output Voltage Low
Output Impedance
V
OH
I
I
= 20µA
= 2mA
OH
OL
V
OL
0.4
V
6
kΩ
TRIEN = GND
Note 2: When TEST = GND, the pattern generator will consume an additional 30mA.
Note 3: Guaranteed by design and characterization.
AC ELECTRICAL CHARACTERISTICS
(V
= +3.0V to +3.6V, LVDS differential load = 100Ω 1ꢀ, CꢁL load = 50Ω 1ꢀ to V , all TTL inputs are open, T = 0°C to
CC
CC A
+85°C, unless otherwise noted. Typical values are at T = +25°C and V
= +3.3V.) (Note 4)
A
CC
PARAMETER
SYMBOL
CONDITIONS
MIN
TYP
MAX
UNITS
4:1 MULTIPLEXER WITH CLOCK GENERATOR
Parallel Input Data Rate
622.08
7.5
ꢁbps
ns
ꢁaximum Parallel Input Skew
Serial-Data Output Rate
t
(Note 5)
es
2.48832
Gbps
ps
Serial-Data Output Rise/Fall Time
t , t
r
20ꢀ to 80ꢀ
(Note 6)
120
3.5
40
f
ps
RꢁS
Serial-Data Output Random Jitter
SRJ
SDJ
ps
p-p
Serial-Data Output Deterministic
Jitter
(Note 7)
8
18
ps
p-p
1:4 DEMULTIPLEXER
Serial-Data Input Rate
Serial-Data Setup Time
Serial-Data Hold Time
Parallel-Data Output Rate
2.48832
Gbps
ps
t
Figure 3
Figure 3
100
100
SU
t
ps
H
PDO
622.08
622.08
155.52
90
ꢁbps
ꢁAX3831
ꢁAX3832
Parallel-Clock Output Frequency
PCLKO
ꢁHz
PCLKO to PDO_ Delay
t
ꢁAX3831, Figure 3
20ꢀ to 80ꢀ
-100
300
350
65
ps
ps
ps
ps
ns
CLK-Q
LVDS Output Rise/Fall Time
LVDS Differential Skew
t
t
Any differential pair
PDO1 to PDO4
SKEW1
LVDS Channel-to-Channel Skew
LVDS Three-State Enable Time
<100
30
SKEW2
Note 4: AC characteristics are guaranteed by design and characterization.
Note 5: Relative to the positive edge of the 155ꢁHz reference clock. PDI1 to PDI4 aligned to RCLKI at reset.
Note 6: ꢁeasured with a reference clock jitter of <1ps
.
RꢁS
Note 7: Deterministic jitter is the arithmetic sum of pattern-dependent jitter and pulse-width distortion.
_______________________________________________________________________________________
3
+ 3 .3 V 、2 .5 G b p s、S D H /S O N ET 、4 チャネル相互接続
マルチプレクサ/デマルチプレクサIC 、クロック発生器付
PDO+
V
V
R = 100Ω
L
OD
D
PDO-
V
V
V
PDO-
OH
SINGLE-ENDED OUTPUT
V
OS
OL
| OD|
V
V
PDO+
+V
OD
0V
0V (DIFF)
V
= V
- V
ODp-p
PDO+ PDO-
DIFFERENTIAL OUTPUT
-V
OD
1/MAX832
図1. LVDS出力の定義
SDI+
SDI-
200mV MIN
600mV MAX
(SDI+) - (SDI-)
400mVp-p MIN
1200mVp-p MAX
V
ID
図2. CM L入力の定義
t
= 1 / f
SCLK
SCLK
SCLKI
t
SU
t
H
SDI
PCLKO
t
CLK-Q
PDO1–PDO4
NOTE: SIGNAL SHOWN IS DIFFERENTIAL. FOR EXAMPLE, SCLKI = (SCLKI+) - (SCLKI-).
図3. タイミングパラメータ
4
_______________________________________________________________________________________
+ 3 .3 V 、2 .5 G b p s、S D H /S O N ET 、4 チャネル相互接続
マルチプレクサ/デマルチプレクサIC 、クロック発生器付
1/MAX832
標準動作特性 ______________________________________________________________________
(V
CC
= +3.3V, T = +25°C, unless otherwise noted.)
A
SERIAL-DATA OUTPUT JITTER
SUPPLY CURRENT vs. TEMPERATURE
SERIAL-DATA OUTPUT EYE DIAGRAM
600
500
400
300
200
100
0
MAX3832
MAX3831
23
2
-1 PRBS PATTERN
WIDEBAND RMS
JITTER = 2.48ps
5ps/div
50ps/div
-50
-25
0
25
50
75
100
TEMPERATURE (°C)
SERIAL-DATA HOLD TIME
ELASTIC STORE RANGE
10
8
100
80
60
40
20
0
6
4
2
ERROR-FREE OPERATION
0
-2
-4
-6
-8
-10
CHANNEL ALIGNED TO RCLKI
-20
0
0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6
DATA TO RCLKI DELAY AT RESET (ns)
-50
-25
0
25
50
75
100
TEMPERATURE (°C)
MAX3831
PARALLEL CLOCK-TO-DATA OUTPUT
PROPAGATION DELAY vs. TEMPERATURE
SERIAL-DATA SETUP TIME
300
250
200
150
100
50
100
80
60
40
20
0
0
-50
-25
0
25
50
75
100
-50
-25
0
25
50
75
100
TEMPERATURE (°C)
TEMPERATURE (°C)
_______________________________________________________________________________________
5
+ 3 .3 V 、2 .5 G b p s、S D H /S O N ET 、4 チャネル相互接続
マルチプレクサ/デマルチプレクサIC 、クロック発生器付
端子説明 __________________________________________________________________________
端子
名称
機ꢀ能
1, 16, 25, 28,
29, 32, 43, 48,
49, 60, 63
GND
電源グランド
2, 5, 10, 13,
17, 24, 38, 55,
59, 64
V
CC
+3.3V電源電圧
3
4
SDO-
負CM Lシリアルデータ出力(2.488Gbps)
正CM Lシリアルデータ出力(2.488Gbps)
SDO+
ラインループバックイネーブル。このTTL入力を強制的にローにすると、CM Lシリアルデータ入力
(SDI )が直接CM Lシリアルデータ出力(SDO )に送られます。その他の入力又は出力は影響されません。
通常動作では内部15kΩプルアップ抵抗がLBENをハイに引き上げます。「テストループバック」を参照。
6
LBEN
TEST
セルフテストイネーブル。このTTL入力を強制的にローにすると、内蔵パターン発生器が
7
標準OC-12 SONETライクなフレーム(12個のA1、12個のA2及び9696バイトの2 -1疑似
7
ランダムビット)を生成します。これはまた、内部シリアルシステムループバック経路を
イネーブルします。このモードでは、CM L入力(SDI 及びSCLK )及びLVDS入力は無視され
ます。通常動作では、内部15kΩプルアップ抵抗がTESTをハイに引き上げます。
1/MAX832
8
SDI+
SDI-
正CM Lシリアルデータ入力(2.488Gbps)
9
負CM Lシリアルデータ入力(2.488Gbps)
11
12
14
15
SCLKI+
SCLKI-
PCLKO-
PCLKO+
N.C.
正CM Lシリアルクロック入力(2.488GHz)
負CM Lシリアルクロック入力(2.488GHz)
負LVDSパラレルクロック出力、622.08M Hz(M AX3831)；155.52M Hz(M AX3832)
正LVDSパラレルクロック出力、622.08M Hz(M AX3831)；155.52M Hz(M AX3832)
接続なし
–
18 23, 26, 27
フレームリセット。このTTL入力を強制的にローにすると、フレームディテクタと
パターン発生器がリセットされます。LOF出力もローになります。通常動作では、
内部15kΩプルアップ抵抗がRSETFRをハイに引き上げます。
30
RSETFR
31
33
LOF
TRIEN
TTLロスオブフレーム出力。ロスオブフレーム条件においてローになります。
3ステートイネーブル。このTTL入力を強制的にローにすると、全てのTTL及びLVDS出力がハイイン
ピーダンス状態になります。通常動作では、内部15kΩプルアップ抵抗がTRIENをハイに引き上げます。
34, 36, 39, 41
PDO4- to PDO1-
負LVDSパラレルデータ出力(622M bps)
正LVDSパラレルデータ出力(622M bps)
負LVDSパラレルデータ入力(622M bps)
正LVDSパラレルデータ入力(622M bps)
35, 37, 40, 42 PDO4+ to PDO1+
44, 46, 50, 52
45, 47, 51, 53
PDI4- to PDI1-
PDI4+ to PDI1+
パラレルシステムループバックイネーブル。このTTL入力を強制的にローにすると、LVDS
パラレル入力はエラスティックストアを通り、LVDSパラレル出力に送られます。これは、
高速マルチプレクサ及びデマルチプレクサをバイパスします。通常動作では、内部15kΩ
プルアップ抵抗がPLBENをハイに引き上げます。
54
PLBEN
56
57
RCLKI-
負LVDSリファレンスクロック入力(155.52M Hz)
正LVDSリファレンスクロック入力(155.52M Hz)
RCLKI+
6
_______________________________________________________________________________________
+ 3 .3 V 、2 .5 G b p s、S D H /S O N ET 、4 チャネル相互接続
マルチプレクサ/デマルチプレクサIC 、クロック発生器付
1/MAX832
端子説明(続き)_____________________________________________________________________
端子
名称
機ꢀ能
エラスティックストアリセット。エラスティックバッファはRESETSの立上がりエッジを中心にしています。これ
によってエラスティックストア範囲が最大限になります。少なくとも10nsのパルスを入力する10µs前にデータが
存在していることが必要です。通常動作では、内部15kΩプルアップ抵抗がRESETSをハイに引き上げます。
58
RSETES
61
62
FIL-
負PLLフィルタコンデンサ入力。FIL+とFIL-の間に0.33µFコンデンサを接続して下さい。
正PLLフィルタコンデンサ入力。FIL+とFIL-の間に0.33µFコンデンサを接続して下さい。
FIL+
グランド。適正な熱的性能を実現するには、これを回路基板にハンダ付けする必要が
あります「( パッケージ」を参照)。
EP
Exposed Paddle
に送られます。パワーアップの後、少なくとも10nsの
詳細 ___________________________________
ローパルスをRSETESに入力し、エラスティックストア
M AX3831/M AX3832は、エラスティックストア
バッファ付の4:1マルチプレクサ及び1:4デマルチプレ
クサを使用することによりSD H /SO N ET相互接続I/O
ルーティングを簡単にします。622M bpsLVDSパラレル
入力は10ビットエラスティックストアバッファを通り
ます。このバッファは、任意のシングル入力について、
155M Hzのリファレンスクロック入力RCLKIに対して
7.5nsのスキューを吸収します。このリファレンス
クロックは、エラスティックストア及び4:1マルチ
プレクサを駆動するために使用される内部2.488GHz
クロックを合成するために必要です。全てのTTL及び
LVDS出力はハイインピーダンス状態にすることができ
ます。図4にファンクションダイアグラムを示します。
バッファをリセットする必要があります。
パラレルデータ入力同士のデータ遷移に固有の不確定性
のため、これらの入力の間にはビット又はフレーム
アラインメントがありません。しかし、デマルチプレクサ
は正しいチャネル割当が維持されることを保証します。
ビットインターリーブマルチプレクサ/
デマルチプレクサ
M AX3831/M AX3832は、ビット・インタリーブ/
デインタリーブマルチプレクサ/デマルチプレクサを
使用しています。チャネル割当を保証するため、4つの
チャネルのうち1つは多重化の前に反転され、これに
よりデマルチプレックス中のフレームディテクタの
リファレンスを提供します。デマルチプレクスの後、
同じチャネルが反転されて元のデータフォーマットに
戻されます。
4:1マルチプレクサはパラレルデータをビットインター
リーブして、2.488G bpsCM Lシリアル出力を光又は
電気的ドライバに供給します。CM Lシリアル入力は
2.488G bpsデータを受け取り、デマルチプレクサが
それを622M bpsにデインターリーブして、そのデータ
をフレームディテクタに送ります。フレームディテクタ
はチャネル割当が適正になるようにデマルチプレクサを
ロールします。M AX3831/M AX3832は高速内蔵セルフ
テスト(BIST)を備えています。この機能は又622M bps
パラレルシステムループバック及び2.488Gbpsライン
ループバックのテストを可能にします。
フレームディテクタ
2.5Gbpsシリアルデータが4つの622M bpsチャネルに
ビットデインターリーブされた後、SDH/SONETフレーム
ディテクタが第４のチャネルを監視して、OC-12ヘッダ
内の32ビットパターン(A1A1A2A2)を探します。適正な
チャネル割当を維持するために、32ビットオーバー
ヘッドパターンが確実に検出されるまでデマルチプレ
クサ出力は循環します。ロスオブフレーム出力(LOF)は、
受信されたデータがフレームに収まっているかどうかを
表示します。LOFがハイになると、フレームパターンが
検出されてデマルチプレクサ出力が正しく割り当てられ
ます。LOFがローの時、フレーム検出回路は正しい
フレームを探しています。必要に応じてフレームディテ
クタをリセットできるように、RSETFR(TTL、アクティブ
ロー)があります。
エラスティックストアバッファ
各パラレルデータ入力(PDI1～PDI4)は、各々の10ビット
エラスティックストアバッファを通ります。エラス
ティックストアリセットの後、このバッファは任意の
入力について、155M Hzリファレンスクロックに対して
7.5nsのスキューを吸収します。図5に、エラスティック
ストアバッファのRC LKIとの関係を示します。「標準
動作特性」のエラスティックストア範囲のグラフに、
許容されるデータスキューの量が示されています。
フレームディテクタは、インフレーム条件及びロスオブ
フレーム条件を検出するためにアルゴリズムを使用して
います。このアルゴリズムは、SONETのインフレーム
及び不正フレーム仕様に適合するようにできています。
10µsのパワーアップ期間の後、個々のデータチャネル
ビット遷移の位置が取り込まれて、データの保全を保証
します。このブロックの出力が直接4:1マルチプレクサ
________________________________________________________________________________________
7
+ 3 .3 V 、2 .5 G b p s、S D H /S O N ET 、4 チャネル相互接続
マルチプレクサ/デマルチプレクサIC 、クロック発生器付
TRIEN
TEST
FIL+
FIL-
RSETES
155MHz
(155MHz)
RCLKI+
MAX3831
MAX3832
LVDS
FREQUENCY
GENERATOR
RCLKI-
622MHz
PATTERN
GENERATOR
2.488GHz
LBEN
CK
PDI1+
PDI1-
ES
ES
LVDS
LVDS
SDO+
SDO-
4:1
MUX
PDI2+
PDI2-
LINE LOOPBACK
PDI3+
PDI3-
ES
ES
2.488Gbps
SYSTEM LOOPBACK
LVDS
LVDS
TEST
PDI4+
PDI4-
622Mbps PARALLEL LOOPBACK
D
PDO1+
PDO1-
1/MAX832
LVDS
LVDS
2.488Gbps
SDI+
SDI-
PDO2+
PDO2-
1:4
DEMUX
PDO3+
PDO3-
LVDS
LVDS
2.488GHz
CK
SCLKI+
SCLKI-
PDO4+
PDO4-
ROTATE
FRAME
CLOCK
GENERATOR
PLBEN
PCLKO+
622MHz
DETECTOR
LVDS
*
PCLKO-
RSETFR
LOF
*MAX3831: f
= 622MHz, MAX3832: f
= 155MHz
PCLKO
PCLKO
図4. ファンクションダイアグラム
スタートアップ又はリセット時にfram e_search状態が
発生します。この状態では、フレームディテクタが着信
シリアルデータをスキャンして、デマルチプレクサの
チャネル4出力でフレーミングパターンを探します。
この状態でフレーミングパターンが250µs以内に見つ
からないと、デマルチプレクサチャネルがシフト(ロール)
され、フレーム検出を継続します(図6)。
DATA INPUT
DATA OUTPUT OF ELASTIC STORE
AT t = t
o
PDI1
A0
A1
A0
B0
B1
B2
B1
C0
D1
PDI2
C0
C1
PDI3
SONETフレーム(9720バイト)内の正しいバイト位置で
2つの連続したフレーミングパターンが見つかると、
インフレームが宣言されます。このパターンが正しい位置
になければ(不正フレーム)、ステートマシンは上述の
fram e_search状態に戻ります。in_fram e状態においては、
各フレームで正しい位置にフレーミングパターンが
あるかどうかチェックされます。不正フレームが4つ
連続すると、ステートマシンは上述のfram e_search状態
に戻ります。連続する疑似フレームが3つ以下の場合は、
不正フレームカウンタがリセットされます。
PDI4
D0
D1
RSETES
≥10ns
RCLKI
+t
es
DATA OUTPUT OF ELASTIC STORE
AT t > t
o
A0
A1
A0
PDI1
PDI2
PDI3
PDI4
-t
es
B1
B2
B1
C0
D1
C0
C1
D0
D1
図5. エラスティックストア機能の例
オンチップシリアルループバック付の
内蔵セルフテスト
オンチップパターン発生器をイネーブルして、
6 2 2 M bps SD H /SO N ETライクなトランスポート
8
_______________________________________________________________________________________
+ 3 .3 V 、2 .5 G b p s、S D H /S O N ET 、4 チャネル相互接続
マルチプレクサ/デマルチプレクサIC 、クロック発生器付
1/MAX832
FRAME DETECT
START-UP OR RESET
START 250µs TIMER
FRAME_SEARCH
NO
YES
TIMER
TIMED OUT?
ROLL DATA
LOF = 0
FRAME
PATTERN
DETECTED?
NO
YES
1 FRAME DETECTED
RESET BYTE
AND FRAME
FRAME
PATTERN
DETECTED?
NO
NO
YES
FRAME
PATTERN
DETECTED?
YES
YES
YES
IN_FRAME
NO
FRAME
PATTERN
DETECTED?
LOF = 1
NO
FRAME
PATTERN
DETECTED?
FRAME
PATTERN
DETECTED?
NO
YES
図6. フレーム検出のフローダイアグラム
_______________________________________________________________________________________
9
+ 3 .3 V 、2 .5 G b p s、S D H /S O N ET 、4 チャネル相互接続
マルチプレクサ/デマルチプレクサIC 、クロック発生器付
オーバーヘッドとそれに続く疑似ランダムビットシー
V
ケンスを生成できます。これは12個のA1、12個のA2
及び疑似ランダムビットストリーム(PRBS = 27-1)から
なっています。TESTがローの時、このパターンは全ての
パラレル入力に分配され、LVDS入力バッファをバイパス
します。このパターンは各チャネルの間で622M H z
クロックサイクル1つ分だけスキューされることに注意
して下さい。このテストモードにおいては、シリアル
データは内部でデマルチプレクサにループバックされ
ます。全てのフレーム検出ロジックはこのモードで
行われます。CM L入力(SDI 及びSCLK )及びLVDS入力
(PDI_ )はこのモードでは無視されます。BISTモードが
イネーブルされた後、ロスオブフレームフラグLOFが
ハイになり、セルフテストに合格したことを知らせます。
通常動作においては、TESTはオープンのまま(内部でハイ
にプルアップ)となり、パターン発生器がディセーブル
され、パラレル入力チャネルからデータを受け付けます。
CC
V
CC
50Ω
50Ω
50Ω
50Ω
SDO+ SDI+
SDO- SDI-
1/MAX832
MAX3831
MAX3832
MAX3876
テストループバック
図7. CM LからCM Lへのインタフェース
パラレルシステムループバック及びシリアルライン
ループバックの2つのテストループバックが提供されて
います。
LVD Sコンパチブルになっています。RC LKIにおける
155M Hz入力信号は、40% ～60% のデューティサイ
クルを必要とします。
パラレルシステムループバック
パラレルシステムループバックの場合、4つの622M bps
パラレル入力チャネルは対応する1 0ビットエラス
ティックストアによって位相アラインメントされ、出力
LVD Sバッファに送られます。このループバックは、
PLBENをローにすることによって制御されます。
PLBENがハイ(内部でハイにプルアップ)になると、
通常のデータ伝送が再開します。
TRIENが強制的にローになると、LVDS出力はハイイン
ピーダンスになります。これによってLVD S出力に
ベクターを強制することができるようになり、システム
チェックが簡単になります。
C M Lシリアルインタフェース
M AX3831/M AX3832は2.488Gbpsのシリアルデータ
ストリームをドライバに供給し、外部クロックとデータ
リカバリ素子(M AX3876)から2.488G bpsシリアル
データ及び2.488G H zクロック信号を受け取ります。
高速インタフェースはCM Lコンパチブルであるため、
システム消費電力が低減され、優れた性能が得られます
(図7)。
シリアルラインループバック
シリアルラインループバックは、光トランシーバ及び
伝送リンクの性能をテストするために使用されます。
受信された2.488Gbpsデータストリームは、送信CM L
出力バッファに送られます。ラインループバックは、
LBEN出力がローになるとイネーブルされます。LBEN
がオープンのままにされると(内部でプルアップ)、通常
シリアルデータ伝送が再開します。
アプリケーション情報 ___________________
低電圧差動信号入力/出力
LV D S パラレルインタフェース
M AX3831/M AX3832は、高速ディジタル回路との
インタフェース用にLVDS入出力を備えています。全て
のLVDS入力及び出力は、IEEE 1596.3 LVDS仕様と
コンパチブルです。この技術では、250m V～400m Vの
差動低電圧スイングを使用して、高速遷移、低消費電力、
及びノイズ耐性を実現しています。
M AX3831パラレルインタフェースは、4つのO C -12
データ入力、155M Hzリファレンスクロック入力、4つ
の622M bpsパラレルデータ出力及び622M Hzパラレル
クロック出力(M AX3832、f
=155M Hz)を含んで
PCLKO
います。電力消費を最小限に抑え、遷移時間を短くし、
ノイズ耐性を改善するため、全てのパラレル入出力は
10 ______________________________________________________________________________________
+ 3 .3 V 、2 .5 G b p s、S D H /S O N ET 、4 チャネル相互接続
マルチプレクサ/デマルチプレクサIC 、クロック発生器付
1/MAX832
V
CC
V
CC
= 3.3V
V
CC
= 3.3V
50Ω
50Ω
0.1µF
0.1µF
50Ω
50Ω
25Ω
SDI+
SDI-
PECL
LEVELS
82Ω
82Ω
SDI+
SDI-
R *
T
82Ω
82Ω
100Ω
PECL
OUTPUT
25Ω
R *
T
MAX3831
MAX3832
MAX3831
MAX3832
*SELECT R SUCH THAT THE CORRECT PECL COMMON-MODE LEVEL
T
IS ACHIEVED (TYPICAL PECL OUTPUT CURRENT = 14mA).
図8. PECLからCM Lへのインタフェース
図9. PECL出力をM AX3831/M AX3832に
直接カップリング
パラレルクロック及びデータLVD S出力(PC LKO +、
PC LKO -、PD O _+、PD O _-)が適正に動作するには、
反転出力と非反転出力の間において100Ωの差動DC
終端処理を必要とします。これらの出力は、グランド
に対して終端処理しないで下さい。パラレルデータ
LVDS入力(PDI_+、PDI_-)は、100Ωの内部差動入力
抵抗で終端処理されているため、外部で終端処理する
必要はありません。
P E C L/E C L入力レベルとのインタフェース
差動PECL入力レベルとインタフェースする場合は、50Ω
終端処理を維持しつつ信号を減衰させることが重要です
(図8及び9)。同相入力電圧仕様を守って下さい。3.3V
以外のVCCを使用する場合は、入力同相レベルを維持
するためにACカップリングが必要です(図8)。
レイアウト技法
最高の性能を得るには、良好の高周波レイアウト技法を
使用して下さい。電圧電源をフィルタリングし、グランド
接続を短くし、可能なところでは複数のビアを使用して
下さい。M AX3831/M AX3832の高速入力及び出力と
インタフェースする時は、インピーダンスが調整された
伝送ラインを使用して下さい。
電源デカップリングは、VCCのできるだけ近くに配置
して下さい。フィードスルーを小さくするため、入力
信号が出力信号から分離されるようにして下さい。
______________________________________________________________________________________ 11
+ 3 .3 V 、2 .5 G b p s、S D H /S O N ET 、4 チャネル相互接続
マルチプレクサ/デマルチプレクサIC 、クロック発生器付
ピン配置 __________________________________________________________________________
TOP VIEW
64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49
GND
1
2
48 GND
V
CC
47 PDI3+
46 PDI3-
45 PDI4+
44 PDI4-
43 GND
SDO-
SDO+
3
4
V
CC
5
6
LBEN
TEST
SDI+
SDI-
7
42 PDO1+
41 PDO1-
40 PDO2+
39 PDO2-
8
MAX3831
MAX3832
9
V
CC
10
SCLKI+ 11
SCLKI- 12
38 V
CC
1/MAX832
37 PDO3+
36 PDO3-
35 PDO4+
34 PDO4-
33 TRIEN
V
CC
13
PCLKO- 14
PCLKO+ 15
GND 16
17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32
TQFP-EP
チップ情報 _____________________________
TRANSISTOR COUNT: 14,134
12 ______________________________________________________________________________________
+ 3 .3 V 、2 .5 G b p s、S D H /S O N ET 、4 チャネル相互接続
マルチプレクサ/デマルチプレクサIC 、クロック発生器付
1/MAX832
パッケージ ________________________________________________________________________
______________________________________________________________________________________ 13
+ 3 .3 V 、2 .5 G b p s、S D H /S O N ET 、4 チャネル相互接続
マルチプレクサ/デマルチプレクサIC 、クロック発生器付
パッケージ(続き)___________________________________________________________________
1/MAX832
14 ______________________________________________________________________________________
+ 3 .3 V 、2 .5 G b p s、S D H /S O N ET 、4 チャネル相互接続
マルチプレクサ/デマルチプレクサIC 、クロック発生器付
1/MAX832
NOTES
______________________________________________________________________________________ 15
+ 3 .3 V 、2 .5 G b p s、S D H /S O N ET 、4 チャネル相互接続
マルチプレクサ/デマルチプレクサIC 、クロック発生器付
NOTES
1/MAX832
販売代理店
〒169-0051東京都新宿区西早稲田3-30-16（ホリゾン1ビル）
TEL.(03)3232-6141 FAX. (03)3232-6149
マキシム社では全体がマキシム社製品で実現されている回路以外の回路の使用については責任を持ちません。回路特許ライセンスは明言されていません。
マキシム社は随時予告なしに回路及び仕様を変更する権利を保留します。
16 ____________________Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600
© 1999 ꢁaxim Integrated Products
is a registered trademark of ꢁaxim Integrated Products.
相关型号：
©2020 ICPDF网 联系我们和版权申明