A8012 [ETC]
A8012 是专为LED显示应用所设计的恒流 驱动芯片，12个输出通道的电流可由一外 挂电阻调整。每通道最大输出承受电压高 达40V，可串接12颗LED芯片。芯片工作 电压范围宽广，可从5V到24V，串行数据 入/输出的时钟频率可达40MHz。 过温断 电功能则可保护芯片避免在高温环境使用 下而毁损。; A8012是专为LED显示应用所设计的恒流>驱动芯片， 12个输出通道的电流可由一外>挂电阻调整，每通道最大输出承受电压高>达40V ，可串接12颗LED芯片。芯片工作>电压范围宽广，可从5V到24V ，串行数据>入/输出的时钟频率可达40MHz的。过温断>电功能则可保护芯片避免在高温环境使用>下而毁损。
| 型号： | A8012 |
| 厂家： | 
ETC |
| 描述： | A8012 是专为LED显示应用所设计的恒流
驱动芯片，12个输出通道的电流可由一外
挂电阻调整。每通道最大输出承受电压高
达40V，可串接12颗LED芯片。芯片工作
电压范围宽广，可从5V到24V，串行数据
入/输出的时钟频率可达40MHz。 过温断
电功能则可保护芯片避免在高温环境使用
下而毁损。 |
| 文件： | 总10页 (文件大小：431K) |
| 中文： | 中文翻译 | 下载： | 下载PDF数据表文档文件 |
12 位 LED 恒流驱动芯片
A8012
• 恒流输出： 0 ~ 40mA (以一外挂电阻
调整)
• 芯片工作电压：5V~24V
• 快速的电流输出响应： 200ns(最小值)
• 电流精确度:
o ±3%(通道与通道之间)
o ±6%(芯片与芯片之间)
• 串行数据输入/输出
• 所有控制讯号均为串行输入/输出
• 运行环境温度： -40°C to 85°C
• 过温保护功能
芯片概述
A8012 是专为LED显示应用所设计的恒流
驱动芯片，12个输出通道的电流可由一外
挂电阻调整。每通道最大输出承受电压高
达40V，可串接12颗LED芯片。芯片工作
电压范围宽广，可从5V到24V，串行数据
入/输出的时钟频率可达40MHz。 过温断
电功能则可保护芯片避免在高温环境使用
下而毁损。
• 封装形式： SSOP 24, PDIP 24
应用
• 护栏管/软条灯
芯片特色
• 侧光/直下式 LED 背光板
• 户内/外 LED 视频/讯息显示屏
• LED 装饰与照明
• 12 个恒流输出通道
• 最大输出承受电压：40V
• 芯片可直接串接，不需要 7805、74245
• 最大时钟频率：40MHz
功能方块图
Ascend Tek, Inc.
Page 1
vsc1.0
Mar 2009
最大工作范围
特性
符号 l
VDD
VIN
最大工作范围
单位
27
V
工作电压
7
45
V
mA/channel
V
输入电压
IO
输出电流
VOUT
-0.4 ~ 45.0
输出电压
消耗功率
PD
1.42
W
℃/ W
V
RTH(j-a)
70.45
热阻值
ESD(HBM)
工作温度
-
TA
2K
-40 ~ 85
-55 ~ 150
℃
TSTG
存放温度
℃
推荐工作参数
特性
符号
VDD
条件
最小值 一般值 最大值
单位
V
-
4.5
1.0
0
-
-
-
-
-
-
-
24.0
工作电压
VOUT
IOUT
OUT0 ~ OUT11
40.0
V
输出电压
Each DC circuit
40
mA/ch
Hz
输出电流
fCLK
-
40M
输入时钟频率
Cascade connected
tw(L)
25
-
-
-
ns
锁存信号(LAB_I )脉波宽度
时钟信号(CLK_I )脉波宽度
致能信号(ENB_I )脉波宽度
tw(CLK)
-
12.5
200
ns
I
OUT = 20mA
tw(E)
ns
电气特性
特性
符号
VDD
条件
最小
4.5
-
一般
最大
24.0
40.0
单位
V
工作电压
输出电压
-
-
-
VOUT
OUT0 ~ OUT11
V
No data transfer,
All outputs OFF
工作电流
IDD
-
-
8
mA
REXT = 890Ω
输入电压-高电平(“H” Level)
输入电压-低电平(“L” Level)
输出电压-高电平(“H” Level)
输出电压-低电平(“L” Level)
输出漏电流
VIH
VIL
-
-
2.0
GND
2.4
-
-
-
-
-
-
5.5
0.8
-
V
V
VOH
VOL
IOL
IOH = -8mA
IOL = 8 mA
V
0.4
1
V
VOH=40V, OUT0~OUT11
-
-
-
-
µA
REXT
890Ω
=
VOUT=1.0V
VDD=5~24V
输出电流
IOUT1
ΔIO
20.0
-
-
mA
%
输出电流差异(通道间)
-
-
±3
±6
输出电流 对 输出电压 之变
异率
ΔIO(2)
±2
%/V
输出电流 对 工作电压 之变
异率
ΔIO(3)
-
-
±2
±6
%/V
过温断电起始温度
下拉电阻
Tj
芯片温度
-
-
-
-
150
℃
Ω
RIN-L
RIN-H
LAB_I
150k
150k
-
-
上拉电阻
ENB_I (to V50)
Ω
Ascend Tek, Inc.
Page 2
vsc1.0
Mar 2009
交流特性
特性
符号
tw(CLK)
tsu(D)
th(D)
条件
最小
12.5
5
一般
最大
单位
ns
ns
Clock high pulse width
Data input setup time
Data input hold time
LAB_I pulse width time
LAB_I setup ime
-
-
-
-
-
-
-
-
-
-
-
-
-
DI – CLK_I
CLK_I – DI
5
ns
tw(L)
tsu(L)
tw(E)
-
25
25
200
ns
ns
ns
CLK_I – LAB_I
-
ENB_I pulse width
tpLH,
tpHL
tpLH2,
tpHL2
CLK_I – DO
( CLoad = 100pF )
DO delay time
-
-
-
-
10
50
ns
ns
OUTn delay time
ENB_I – OUTn
CLK_I – CLK_O
LAB_I – LAB_O
ENB_I – ENB_O
( CLoad = 100pF )
Logic signal input to output
delay time
tdLH,
tdHL
-
-
10
ns
脚位图
1
2
3
4
5
6
7
8
9
R ext
24
23
22
21
20
19
18
17
16
15
14
13
V D D
G N D
E N B _I
C LK _I
LA B _I
D I
V 50
E N B _O
C LK _O
LA B _O
D O
O U T0
O U T1
O U T2
O U T3
O U T4
O U T5
O U T11
O U T10
O U T9
O U T8
O U T7
O U T6
10
11
12
脚位定义
Pin number
Pin name
Rext
I/O
I
Description
1
2
外挂电阻端，外挂电阻应接于 Rext 脚管与 GND 端之间
GND
G
接地端
恒流输出致能开关，当 ENB_I 设定为低,所有恒流输出启动，当
ENB_I 设定为高,所有恒流输出关闭
串行时钟讯号输入端
3
ENB_I
I
4
5
6
7
8
CLK_I
LAB_I
DI
I
I
串行数据锁存输入端
I
串行数据输入端
OUT0
OUT1
O
O
恒流输出端 0
恒流输出端 1
Ascend Tek, Inc.
Page 3
vsc1.0
Mar 2009
9
OUT2
OUT3
OUT4
OUT5
OUT6
OUT7
OUT8
OUT9
OUT10
OUT11
DO
O
O
O
O
O
O
O
O
O
O
O
O
O
O
O
P
恒流输出端 2
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
恒流输出端 3
恒流输出端 4
恒流输出端 5
恒流输出端 6
恒流输出端 7
恒流输出端 8
恒流输出端 9
恒流输出端 10
恒流输出端 11
串行数据输出端
串行数据锁存输出端
串行时钟讯号输出端
串行恒流输出致能开关输出
芯片 5V 工作电源端，1μF 电容器接 GND.
操作电源端
LAB_O
CLK_O
ENB_O
V50
VDD
真值表
CLK_I
LAB_I
H
L
ENB_I
SERIAL-IN
Dn
OUT0 .. OUT5 … OUT11
Dn … Dn-5 … Dn-11
No Change
SERIAL-OUT
Dn-12
L
L
L
L
Dn+1
Dn-11
H
X
X
Dn+2
Dn+2 … Dn-3 … Dn-9
Dn+2 … Dn-3 … Dn-9
Dn-10
Dn+3
Dn-9
H
Dn+3
OFF
Dn-9
时序图解
n
=
0
1
2
3
4
5
6
7
8
9
10
11
H
L
CLK_I
DI
H
L
H
L
LAB_I
ENB_I
OUT0
OUT1
OUT2
H
L
H
L
H
L
H
L
H
L
OUT11
DO
H
L
Ascend Tek, Inc.
Page 4
vsc1.0
Mar 2009
输出与输入等效电路
1. ENABLE 端
2. LATCH 端
R (UP)
V50
ENB_I
GND
3. CLOCK, SERIAL-IN 端
4. SERIAL-OUT 端
6. ENABLE-OUT 端
8. OUT0 to OUT11 端
V50
CLK_I
DI
GND
5. CLOCK-OUT 端
7. LATCH-OUT 端
Ascend Tek, Inc.
Page 5
vsc1.0
Mar 2009
时序图
tw(CLK)
tw(CLK)
CLK_I
DI
tsu(D)
th(D)
tpLH
tpHL
tpLH
tpHL
DO
tw(L)
tdx
tsu(L)
LAB_I
ENB_I
OUTn
CLK_O
tw(E)
tpHL2
tpLH2
tdHL
tdLH
CLK_I, LAB_I
ENB_I
tdLH
tdHL
CLK_O, LAB_O
ENB_O
Ascend Tek, Inc.
Page 6
vsc1.0
Mar 2009
示范电路
VDD = 5.0V, VIH = 5.0V, VIL = 0V, tr = tf = 10ns, CL = 100pF
典型应用
VLED
VLED
VLED
VLED
VLED
LED 0
LED 1
LED 11
LED 0
LED 11
LAB_I
CLK_I
DI
LAB_O
CLK_O
DO
LAB_I
CLK_I
DI
LAB_O
CLK_O
DO
Data Latch
CLK
A8012
012
Driver IC 1
Der IC 2
DATA
Output Enable
ENB_O
ENB_I
ENB_I
Host
Controller
Ascend Tek, Inc.
Page 7
vsc1.0
Mar 2009
40
30
20
10
0
0.0
0.5
1.0
1.5
2.0
2.5
3.0
3.5
4.0
4.5
5.0
Vout(V)
输出电流与输出电压关系图
40
35
30
25
20
15
10
5
0
0.0
1.0
2.0
3.0
4.0
5.0
6.0
Rext(KΩ)
输出电流与外接电阻关系图 (Iout = 1.23 * 14.5 / Rext)
Ascend Tek, Inc.
Page 8
vsc1.0
Mar 2009
封装外型尺寸：
SSOP24
Ascend Tek, Inc.
Page 9
vsc1.0
Mar 2009
PDIP24
Ascend Tek, Inc.
Page 10
vsc1.0
Mar 2009
相关型号：
©2020 ICPDF网 联系我们和版权申明