CBM1001A-Q [COREBAI]
User manual;
| 型号： | CBM1001A-Q |
| 厂家： | 
Corebai |
| 描述： | User manual |
| 文件： | 总15页 (文件大小：1281K) |
| 中文： | 中文翻译 | 下载： | 下载PDF数据表文档文件 |
CBM1001A-Q
用户手册
兼容 3.3V 和 5V tolerant I/O
产品特性
产品应用
48pin LQFP 封装
支持处理器接口：8 位、16 位对内部存储
器访问
家庭网络设备：机顶盒、个人录像机、数码
媒体适配器
集 成 10/100M 收 发 器 ， 支 持 HP
Auto-MDIX 检测
串行转以太网：门禁控制、LED 显示屏、无
线 AP 继电器等
用于半双工时，支持 back pressure 流控模
式
并行转以太网：POS/微型打印机、复印机
USB 转以太网：存储设备、网络打印机
GPIO 转以太网：家庭网络传感器
安全系统：数字录像机、网络摄像机、信息
亭
用于全双工时，支持 IEEE802.3x 流控模式
支持唤醒帧、link 状态变化、magic packet
事件等远程唤醒
支持 100M 光纤接口
工厂和楼宇自动化控制系统
医疗监测设备
内建 16K 字节 SRAM
内建 3.3V 转 2.5V 稳压器
支持 IP/TCP/UDP checksum 产生和检查
支 持 从 EEPROM 自 动 装 载 vendor ID,
product ID.
嵌入式服务器
可选的 EEPROM 配置
低功耗操作模式
Power reduced mode
Power down mode
可选的 tx drivers 1:1 或 1.25:1 变压器
产品描述
CBM1001A-Q 是一款集成了 10/100M PHY, MAC 层的高性价比的快速以太网控制器芯片，内建 16K
字节 SRAM, 对外提供了一个通用的处理器访问接口。本芯片具备低功耗，高性能的优良特性，支持 3.3V
IO 电平，并可以接受 5V 输入 IO 电压。
CBM1001 支持 8 位和 16 位数据接口，用于访问内部的 SRAM。内建的 PHY 可以支持 UTP3,4,5
10Base-T 及 UTP5 100Base-TX。完全符合 IEEE 802.3u 规格。支持自动协商功能。
1
www.corebai.com
CBM1001A-Q
用户手册
功能框图
引脚配置
16 位模式
2
www.corebai.com
CBM1001A-Q
用户手册
8 位模式
引脚简述
管脚编号
引脚名称
类型
说明
Processor Interface
35
IOR#
IOW#
CS#
I,PD
Processor read command
Processor write command
Chip select
36
I,PD
I,PD
I,PD
O,PD
37
32
CMD
INT
Command type
34
Interrupt Request
18,17,16,
14,13,12,
SD0~7
I/O,PD
Processor Data Bus bit 0~7
3
www.corebai.com
CBM1001A-Q
用户手册
11,10
31,29,28,
27,26,25,
24,22
SD8~15
I/O,PD
Processor Data Bus bit 8~15
8-bit mode pins
22
WAKE
O,PD
O,PD
O,PD
I/O
Issue a wake up signal when wake up event happens
Full-duplex LED
24
LED3
25,26,27
28,29,31
GP6~4
General Purpose output pins
General I/O ports
GP3,GP2,GP1
EEPROM interface
19
20
21
EEDIO
EECK
EECS
I/O,PD
O,PD
IO data to eeprom
Clock to eeprom
O,PD
Chip select to eeprom
Clock interface
43
44
X2
X1
O
I
Crystal 25Mhz out
Crystal 25Mhz in
LED interface
39
LED1
O
Speed LED
38
LED2
O
Link/Active LED
Fiber-optic signal detect
Bandgap ground
Bandgap pin
46
SD
I
48
BGGND
BGRES
RXVDD25
TXVDD25
RX+
P
1
I/O
P
2
2.5V power output for TP RX
2.5V power output for TP TX
TP RX input
9
P
3
I/O
I/O
P
4
RX-
TP RX input
5,47
RXGND
TXGND
TX+
RX Ground
6
P
TX Ground
7
I/O
I/O
TP TX output
8
TX-
TP TX output
Others
41
TEST
I
I
Test mode
40
PWRST#
Power on reset
4
www.corebai.com
CBM1001A-Q
用户手册
23,30,42
15,33,45
VDD
GND
P
P
Digital VDD, 3.3V power input
Digital GND
寄存器说明
MAC 寄存器
Register
Description
Offset
00H
Default value
00H
NCR
Network control register
Network Status register
TX control register
TX status register I
TX status register II
RX control register
RX status register
NSR
01H
00H
00H
00H
00H
00H
00H
00H
37H
38H
00H
00H
40H
xxH
xxH
00H
NCR
02H
TSR I
TSR II
RCR
03H
04H
05H
RSR
06H
ROCR
BPTR
FCTR
FCR
Receive overflow counter register
Back pressure threshold register
Flow control threshold register
RX flow control register
07H
08H
09H
0AH
0BH
EPCR
EPAR
EPDRL
EPDRH
WCR
EEPROM & PHY control register
EEPROM & PHY address register
EEPROM & PHY low byte data register
EEPROM & PHY high byte data register
Wake Up Control Register (in 8 bit mode)
Physical address register
0CH
0DH
0EH
0FH
10H~15H
Determined by
eeprom
xxH
PAR
MAR
GPCR
Multicast address register
16H-1DH
General purpose control register (in 8-bit 1EH
mode)
01H
GPR
General purpose register
1FH
xxH
TRPAL
TRPAH
RWPAL
RWPAH
VID
TX SRAM read pointer address low byte
TX SRAM read pointer address high byte
RX SRAM write pointer address low byte
RX SRAM write pointer address high byte
Vendor ID
22H
00H
23H
00H
24H
00H
25H
0CH
0A46H
28H~29H
5
www.corebai.com
CBM1001A-Q
用户手册
PID
Product ID
2AH~2BH
2CH
2DH
2EH
9000H
19H
00H
00H
00H
00H
00H
00H
00H
00H
61H
00H
00H
XXH
XXH
CHIPR
TCR2
CHIP revision
TX control register 2
OCR
Operation control register
Special mode control register
Early transmit control/status register
Transmit check sum control register
Receive check sum control status register
MII PHY address register
SMCR
ETXCSR
TCSCR
RCSCSR
MPAR
LEDCR
BUSCR
INTCR
SCCR
2FH
30H
31H
32H
33H
LED pin control register
34H
Processor bus control register
INT pin control register
38H
39H
System clock tum on control register
Resume system clock control register
50H
RSCCR
51H
Memory data pre-fetch read command F0H
without address increment register
Memory data read command with F1H
address increment register
MRCMDX
MRCMDX1
MRCMD
MRRL
XXH
XXH
00H
00H
XXH
XXH
00H
00H
XXH
Memory data read command with F2H
address increment register
Memory data read address register low F4H
byte
Memory data read address register high F5H
byte
MRRH
Memory data write command without F6H
address increment register
MWCMDX
MWCMD
MWRL
Memory data write command with F8H
address increment register
Memory data write address register low FAH
byte
Memory data wirte address register high FBH
byte
MWRH
TXPLL
TX packet length low byte register
FCH
6
www.corebai.com
CBM1001A-Q
用户手册
TXPLH
ISR
TX packet length high byte register
Interrupt status register
FDH
FEH
FFH
XXH
00H
00H
IMR
Interrupt mask register
PHY 寄存器
功能说明
主机接口
主机接口是一个通用的处理器局部总线接口，采用片选信号 CS#来选中 CBM1001, CS#默认是低有
效，可以通过 EEPROM 设定改变极性。主机可通过两路端口，一是 INDEX, 二是 DATA, 复用 SD 信号，
当 CMD=0 时，SD 表示 INDEX 信息；当 CMD=1 时，SD 表示 DATA 信息。INDEX 是要访问的寄存器
的地址信息，在访问任何寄存器前，需要先设置 INDEX 信息。
DMA 控制
CBM1001 提供了 DMA 支持，用于简化对内部存储器的访问。在配置存储器的起始地址后，首先发
送一个 dummy read/write 命令，装载当前数据到内部数据缓冲器，然后，可以通过 read/write 命令访
问目标地址。地址将按照 8 位或 16 位模式自动递增。下一地址的数据被自动装载入数据缓冲器。
内部存储器大小是 16K 字节，前 3K 字节用于发送，后 13KB 字节用于接收。
帧发送
TX SRAM 可以存储两个包，分别命名为 Index I 和 Index II。Index register 02h 控制 CRC 和 pads
的插入。状态在 03h 和 04h 寄存器内记录。硬件或软件复位后，发送起始地址位于 00h, Index I 有效。
7
www.corebai.com
CBM1001A-Q
用户手册
首先写入数据到 TX SRAM, 然后写入数据大小到 byte_count register fch 和 fdh。设置 control register
的 bit1 后，CBM1001 开始发送 index I 包。在 index I 包发送完成前，index II 的包数据可以写入 TX SRAM,
在 index I 发送完成后，可以马上设置 index II 的 byte_count 和 control register 的 bit1。这样 index I
和 index II 可循环交替发送。
帧接收
RX SRAM 是 ring 的结构。在硬件或软件复位后，RX SRAM 的起始地址位于 C00h 处。每个包拥有
4 字节的 header，跟随接收到的数据，包括 CRC 数据。Header 的结构是 01h, status, byte_count low,
byte_count high。
收发器操作
100Base TX 操作
发送包括 4B5B encoder, scrambler, parallel to serial converter, NRZ to NRZI 转换，NRZI 到
MLT-3 转换，最后经 MLT-3 驱动器驱动信号到线缆。
接收包括 signal decteck, 数字自适应均衡器，MLT-3 到 binary 译码器，时钟恢复模块，NRZI 到
NRZ 译码器，串行到并行转换器，descrambler 解扰，编码对齐，4B5B 译码器。
10Base-T 操作
10Base-T 收发器符合 IEEE 802.3u 标准，当 CBM1001 工作在 10base-t 模式，编码方案是曼彻斯特
编码，
电气特性
操作条件
8
www.corebai.com
CBM1001A-Q
用户手册
Symbol
DVDD
Tc
Parameter
Min
Max
3.465
85
Unit
V
Conditions
Supply Voltage
Case Reserve
100BASE-TX
3.135
-
-
-
-
-
-
-
-
℃
87
mA
mA
mA
mA
mA
mA
mA
3.3V
3.3V
3.3V
3.3V
3.3V
3.3V
3.3V
10BASE-T TX(100% utilization)
10BASE-T idle
92
38
PD
Auto-negotiation
56
(Power DIssipation)
Power Reduced Mode(without cable)
Power Down Mode
31
21
Power Down Mode (system clock off)
7
直流电气特性
Symbol
Parameter
Min
Typ
Max
Unit
Conditions
Input
VIL
Input Low Voltage
-
2.0
-1
-
-
-
0.8
-
V
V
VIL
Input High Voltage
IIL
Input Low Leakage Current
Input High Leakage Current
Input capapcitance
-
-
uA
uA
pf
VIN=0.0V
VIN=3.3V
IIH
-
1
Cin
4
5
6
Outputs
VOL
Output Low Voltage
Output High Voltage
-
-
-
0.4
-
V
V
IOL=4mA
VOH
2.4
IOH=-4mA
Receiver
100Ω
Termination
Across
RX+/RX-Common
Voltage
Mode
Input
VICM
-
2.5
-
V
Transmitter
100TX+/-Differential
Voltage
Output
Output
Output
Peak to
Peak
VTD100
1.9
4.4
2.0
5
2.1
5.6
V
V
10TX+/-
Voltage
100TX+/-
Current
Differential
Peak to
Peak
VTD10
Differential
Absolute
Value
ITD100
|19|
|20|
|21|
mA
交流特性
TP 接口
9
www.corebai.com
CBM1001A-Q
用户手册
Symbol
Parameter
Min
Typ
Max
Unit
Conditions
tTR/F
100TX+/- Differential Rise/Fall Time
100TX+/- Differential Rise/Fall Time
Mismatch
3.0
-
5.0
ns
tTM
tTDC
Tt/T
0
0
0
0
-
-
-
-
0.5
0.5
1.4
5
ns
ns
ns
%
100TX+/- Differential Output Duty
Cycle Distortion
100TX+/-
Differential
Output
Peak-to-Peak Jitter
100TX+/-
Overshoot
Differential
Voltage
XOST
晶振时序
Symbol
TCKC
Parameter
Min
39.998
16
Typ
40
Max
40.002
24
Unit
ns
Conditions
OSC Clock Cycle
50ppm
TPWH
OSC Pulse Width High
OSC Pulse Width Low
20
ns
TPWL
16
20
24
ns
处理器读时序
Symbol
T1
Parameter
Min
Typ
Max
Unit
CS#,CMD valid to IOR# valid
0
ns
10
www.corebai.com
CBM1001A-Q
用户手册
T2
T3
IOR# width
10
ns
System Date(SD) Delay time
IOR# invalid to System Date(SD)
invalid
3
3
ns
ns
T4
T5
T6
IOR# invalid to CS#,CMD invalid
IOR# invalid to next IOR#/IOW#
valid When read CBM1001 register
IOR# invalid to next IOR#/IOW#
valid When read CBM1001 memory
withF2h register
0
2
ns
clk*
T6
4
1
clk*
clk*
IOR# invalid to next IOR#/IOW#
valid When read CBM1001 memory
with F2h register
T2+T6
T7
T8
CS#,CMD valid to IO 16 valid
CS#,CMD invalid to IO16 invalid
3
3
ns
ns
处理器写时序
Symbol
Parameter
CS#,CMD valid to IOW# valid
IOW# width
Min
0
Typ
Max
Unit
ns
T1
T2
T3
T4
T5
10
10
3
ns
System Date(SD) Setup time
System Date(SD) Hold time
IOW # Invalid to CS#,CMD invalid
IOW# invalid to next IOW#/IOR#
valid When write CBM1001 INDEX
port
ns
ns
0
ns
T6
1
clk*
11
www.corebai.com
CBM1001A-Q
用户手册
IOW# Invalid to next IOW#/IOR#
valid When write CBM1001
memory DATE port
IOW# invalid to next IOR#/IOW#
T6
2
1
clk*
clk*
T2+T6
valid
When
write
CBM1001
memory
T7
T8
CS#,CMD valid to IO 16 valid
3
3
ns
ns
CS#,CMD invalid to IO16 invalid
EEPROM 接口时序
Symbol
Parameter
EECK Frequency
Min
Typ
0.375
500
Max
Unit
Mhz
ns
T1
T2
T3
T4
T5
T6
T7
EECS Setup Time
EECS Hold Time
2166
480
ns
EEDIO Setup Time wheno output
EEDIO Hold Time when output
EEDIO Setup Time when input
EEDIO Hold Time when input
ns
2200
ns
8
8
ns
ns
应用指南
12
www.corebai.com
CBM1001A-Q
用户手册
Auto MDIX 应用
Non auto MDIX 应用
封装信息
13
www.corebai.com
CBM1001A-Q
用户手册
Dimensions in inches
Dimensions in mm
Symbol
Min
-
Nom
-
Max
0.063
0.006
0.057
0.011
0.009
0.008
0.006
Min
-
Nom
-
Max
1.60
0.15
1.45
0.27
0.23
0.20
0.16
A
A1
A2
b
0.002
0.053
0.007
0.007
0.004
0.004
-
0.05
1.35
0.17
0.17
0.09
0.09
-
0.055
1.40
0.009
0.22
b1
C
0.008
0.20
-
-
C1
D
-
-
0.354 BSC
0.276 BSC
0.354 BSC
0.276 BSC
0.020 BSC
0.024
9.00 BSC
7.00 BSC
9.00 BSC
7.00BSC
0.50 BSC
0.60
D1
E
E1
e
L
0.018
0.030
0.45
0.75
L1
y
0.039 REF
0.003 MAX
1.00 REF
0.08 MAX
1. To be determined at seating plane.
2. Dimensions D1 and E1 do not include mold protrusion.
14
www.corebai.com
CBM1001A-Q
用户手册
D1 and E1 are maximum plastic body size dimensions including mold mismatch.
3. Dimensions b does not include dambar protrusion. Total in excess of the b dimensions at
maximum material condition. Dambar cannot be located on the lower radius of the foot.
4. Exact shape of each corner is optional.
5. These dimensions apply to the flat section of the lead between 0.10mm and 0.25mm from
the lead tip.
6. A1 is defined as the distance from the seating plane to the lowest point of the package body.
7. Controlling dimension: millimeter.
8. Reference documents: JEDEC MS-026, BBC.
15
www.corebai.com
©2020 ICPDF网 联系我们和版权申明