AD7989-5BCPZ-R2 [ADI]
IC ADC 18BIT 500KSPS SAR 10LFCSP;
| 型号： | AD7989-5BCPZ-R2 |
| 厂家： | 
ADI |
| 描述： | IC ADC 18BIT 500KSPS SAR 10LFCSP |
| 文件： | 总24页 (文件大小：706K) |
| 中文： | 中文翻译 | 下载： | 下载PDF数据表文档文件 |
18位、100 kSPS/500 kSPS PulSAR
ADC，采用MSOP/LFCSP封装
AD7989-1/AD7989-5
产品特性
低功耗
概述
AD7989-1/AD7989-5是18位、逐次逼近型模数转换器
(ADC)，采用单电源VDD供电。这些器件内置一个低功
耗、高速、18位采样ADC和一个多功能串行接口端口。在
CNV上升沿，AD7989-1/AD7989-5对IN+与IN-引脚之间的
电压差进行采样，这两个引脚上的电压摆幅通常在0 V至
AD7989-1
400 μW(100 kSPS，仅VDD)
700 μW(100 kSPS，总功耗)
AD7989-5
2 mW(500 kSPS，仅VDD)
V
REF之间、相位相反。基准电压(REF)由外部提供，并且可
3.5 mW(500 kSPS，总功耗)
以独立于电源电压VDD。功耗和吞吐速率呈线性变化
关系。
18位分辨率、无失码
吞吐速率： 100 kSPS (AD7989-1)/500 kSPS (AD7989-5)
积分非线性(INL)：典型值 1 LSB，最大值2 LSB
信噪比(SNR)：98 dB(1 kHz，VREF = 5 V)
信纳比(SINAD)：97 dB (1 kHz)
总谐波失真(THD)：−120 dB (10 kHz)
动态范围：99 dB，VREF = 5 V
AD7989-1/AD7989-5兼容串行外设接口(SPI)，能够利用SDI
输入将几个ADC以菊花链形式连结到一条三线式总线上。
采用独立电源VIO时，它与1.8 V、2.5 V、3 V和5 V逻辑兼容。
AD7989-1/AD7989-5采用10引脚MSOP封装或10引脚LFCSP
封装，工作温度范围为−40°C至+85°C。
真差分模拟输入范围： VREF
表1. MSOP、LFCSP 14/16/18位PulSAR® ADC
0 V至VREF(VREF在2.4 V至5.1 V之间)
可使用任一输入范围
400 kSPS
≥1000
ADC
驱动器
位
181
100 kSPS
250 kSPS 至500 kSPS kSPS
AD7989-12
ADA4941-1
ADA4841-1
ADA4941-1
ADA4841-1
ADA4841-1
ADA4841-1
ADA4841-1
ADA4841-1
可采用ADA4941-1轻松驱动
无流水线延迟
AD76912
AD76872
AD76902
AD7989-52
AD76882
AD76932
AD76862
AD7988-52
AD79822
AD79842
161
163
AD7684
采用2.5 V单电源供电，提供1.8 V/2.5 V/3 V/5 V逻辑接口
SPI/QSPI™/MICROWIRE™/DSP兼容串行接口
能够以菊花链形式连接多个ADC
10引脚封装：MSOP和3 mm x 3 mm LFCSP
AD76852
AD7694
AD79802
AD79832
AD7680
AD7683
AD7988-12
AD7940
143
AD79422
AD79462
应用
1 真差分。
2 引脚兼容。
3 伪差分。
电池供电设备
数据采集系统
医疗仪器
地震数据采集系统
功能框图
2.5V TO 5V 2.5V
VIO
1.8V TO 5.5V
REF VDD
IN+
SDI/CS
3- OR 4-WIRE
INTERFACE
(SPI, CS,
AD7989-1/
SCK
SDO
CNV
±10V, ±5V, ..
ADA4941-1
AD7989-5
IN–
DAISY CHAIN)
GND
图1.
Rev. 0
Document Feedback
Information furnished by Analog Devices is believed to be accurate and reliable. However, no
responsibilityisassumed byAnalog Devicesforitsuse,nor foranyinfringementsofpatentsorother
rights ofthirdpartiesthatmayresultfromitsuse.Speciꢀcationssubjecttochangewithoutnotice.No
license is granted by implication or otherwise under any patent or patent rights of Analog Devices.
Trademarksandregisteredtrademarksarethepropertyof theirrespectiveowners.
One Technology Way, P.O. Box 9106, Norwood, MA 02062-9106, U.S.A.
Tel: 781.329.4700
Technical Support
©2014 Analog Devices, Inc. All rights reserved.
www.analog.com
ADI中文版数据手册是英文版数据手册的译文，敬请谅解翻译中可能存在的语言组织或翻译错误，ADI不对翻译中存在的差异或由此产生的错误负责。如需确认任何词语的准确性，请参考ADI提供
的最新英文版数据手册。
AD7989-1/AD7989-5
目录
产品特性...........................................................................................1
应用...................................................................................................1
概述...................................................................................................1
典型应用电路 .................................................................................1
修订历史..........................................................................................2
技术规格..........................................................................................3
时序规格.....................................................................................5
绝对最大额定值.............................................................................7
ESD警告......................................................................................7
引脚配置和功能描述....................................................................8
典型性能参数 .................................................................................9
术语................................................................................................ 12
工作原理....................................................................................... 13
电路信息.................................................................................. 13
转换器操作 ............................................................................. 13
典型连接图 ............................................................................. 14
模拟输入.................................................................................. 15
驱动放大器选择..................................................................... 15
单端至差分驱动器 ................................................................ 16
基准电压输入......................................................................... 16
电源 .......................................................................................... 16
数字接口.................................................................................. 16
CS 模式，3线.......................................................................... 17
CS 模式，4线.......................................................................... 18
链模式...................................................................................... 19
应用信息....................................................................................... 20
与Blackꢀn® DSP接口.............................................................. 20
布局布线.................................................................................. 20
评估AD7989-1/AD7989-5性能............................................ 21
外形尺寸....................................................................................... 22
订购指南.................................................................................. 23
修订历史
2014年1月—修订版0：初始版
Rev. 0 | Page 2 of 24
AD7989-1/AD7989-5
技术规格
除非另有说明，VDD = 2.5 V，VIO = 2.3 V至5.5 V，VREF = 5 V，TA = –40°C至+85°C。
表2.
参数
测试条件/注释
最小值
典型值
最大值
单位
分辨率
18
位
模拟输入
电压范围
IN+ − IN−
IN+, IN−
IN+, IN−
fIN = 450 kHz
采集阶段
−VREF
−0.1
VREF × 0.475
+VREF
VREF + 0.1
VREF × 0.525
V
V
V
dB
nA
绝对输入电压
共模输入范围
模拟输入CMRR
25°C时漏电流
输入阻抗
VREF × 0.5
67
200
参见模拟输入部分
精度
无失码
18
位
差分非线性误差
积分非线性误差
跃迁噪声
−0.85
−2
0.5
1
1.05
+0.004
1
100
0.5
90
+1.5
+2
LSB
LSB
LSB1
% FS
ppm/°C
µV
VREF = 5 V
2
增益误差(TMIN至TMAX
增益误差温漂
)
−0.023
+0.023
+700
2
零电平误差(TMIN至TMAX
零温漂
)
ppm/°C
dB
电源抑制比
VDD = 2.5 V 5%
吞吐速率
AD7989-1转换速度
AD7989-5转换速度
瞬态响应
0
0
100
500
400
kSPS
kSPS
ns
满量程阶跃
交流精度
动态范围
VREF = 5 V
VREF = 2.5 V
fO = 1 kSPS
fIN = 1 kHz, VREF = 5 V, TA = 25°C
fIN = 1 kHz, VREF = 2.5 V, TA = 25°C
fIN = 10 kHz
fIN = 10 kHz
fIN = 1 kHz, VREF = 5 V, TA = 25°C
97
99
93
dB3
dB3
dB3
dB3
dB3
dB3
dB3
dB3
过采样动态范围4
信噪比
126
98
92.5
−115
−120
97
95.5
无杂散动态范围
总谐波失真5
信纳比
1 LSB表示最低有效位。 5 V输入范围时，1 LSB = 38.15 µV。
2 参见术语部分。这些规格包括整个温度范围内的波动，但不包括外部基准电压源的误差贡献。
3 除非另有说明，所有用分贝(dB)表示的规格均参考满量程输入FSR，并用低于满量程0.5 dB的输入信号进行测试。
4 动态范围的获得方式是在吞吐速率fS为500 kSPS时对ADC执行过采样，然后使用fO的输出字速率执行数字后滤波。
5 生产时在fIN = 1 kHz下执行全面测试。
Rev. 0 | Page 3 of 24
AD7989-1/AD7989-5
除非另有说明，VDD = 2.5 V，VIO = 2.3 V至5.5 V，REF = 5 V，TA = −40°C至+85°C。
表3.
参数
测试条件/注释
VREF = 5 V
最小值
典型值
最大值
单位
基准电压源
电压范围
负载电流
采样动态性能
−3 dB输入带宽
孔径延迟
数字输入
逻辑电平
VIL
2.4
5.1
V
µA
250
10
2
MHz
ns
VDD = 2.5 V
VIO > 3 V
VIO ≤ 3 V
VIO > 3 V
VIO ≤ 3 V
–0.3
–0.3
0.7 × VIO
0.9 × VIO
−1
+0.3 × VIO
+0.1 × VIO
VIO + 0.3
VIO + 0.3
+1
V
V
V
V
µA
µA
VIH
IIL
IIH
−1
+1
数字输出
数据格式
流水线延迟
串行18位二进制补码
转换完成后转换结果立即可用
VOL
VOH
ISINK = +500 µA
ISOURCE = −500 µA
0.4
V
V
VIO − 0.3
电源
VDD
VIO
2.375
2.3
2.5
2.625
5.5
V
V
额定性能
VIO范围
待机电流1, 2
AD7989-1功耗
总计
工作范围
1.8
5.5
V
µA
VDD和VIO = 2.5 V，25 °C
VDD = 2.625 V, VREF = 5 V, VIO = 3 V
10 kSPS吞吐速率
0.35
70
86
860
µW
µW
µW
µW
µW
100 kSPS吞吐速率
700
400
170
130
仅VDD
仅REF
仅VIO
AD7989-5功耗
总计
VDD = 2.625 V, VREF = 5 V, VIO = 3 V
500 kSPS吞吐速率
3.5
2
4.3
mW
mW
仅VDD
仅REF
仅VIO
每次转换的能量
温度范围
额定性能
0.85
0.65
7.0
mW
mW
nJ/采样
T
MIN至TMAX
−40
+85
°C
1 根据需要，所有数字输入强制接VIO或地。
2 在采集阶段。
Rev. 0 | Page 4 of 24
AD7989-1/AD7989-5
时序规格
除非另有说明，TA = −40°C至+85°C，VDD = 2.37 V至2.63 V，VIO = 2.3 V至5.5 V。负载条件参见图2和图3。
表4.
参数
符号
最小值 典型值 最大值 单位
AD7989-1
吞吐速率
100
9500
kSPS
ns
ns
转换时间：CNV上升沿至数据可用
采集时间
tCONV
tACQ
tCYC
500
10
转换间隔时间
µs
AD7989-5
吞吐速率
500
1600
kSPS
ns
ns
s
转换时间：CNV上升沿至数据可用
采集时间
tCONV
tACQ
tCYC
400
2
转换间隔时间
CNV脉冲宽度(CS模式)
SCK周期(CS模式)
tCNVH
tSCK
500
ns
VIO高于4.5 V
VIO高于3 V
VIO高于2.7 V
VIO高于2.3 V
10.5
12
13
ns
ns
ns
ns
15
SCK周期(链模式)
tSCK
VIO高于4.5 V
VIO高于3 V
VIO高于2.7 V
VIO高于2.3 V
SCK低电平时间
SCK高电平时间
SCK下降沿至数据仍然有效
SCK下降沿至数据有效延迟时间
VIO高于4.5 V
11.5
13
14
16
4.5
4.5
3
ns
ns
ns
ns
ns
ns
ns
tSCKL
tSCKH
tHSDO
tDSDO
9.5
11
12
14
ns
ns
ns
ns
VIO高于3 V
VIO高于2.7 V
VIO高于2.3 V
CNV或SDI低电平至SDO D15 MSB有效(CS模式)
VIO高于3 V
VIO高于2.3V
CNV或SDI高电平或最后一个SCK下降沿至SDO高阻态(CS模式)
CNV上升沿至SDI有效建立时间(CS模式)
CNV上升沿至SDI有效保持时间(CS模式)
CNV上升沿至SCK有效建立时间(链模式)
CNV上升沿至SCK有效保持时间(链模式)
SCK下降沿至SDI有效建立时间(链模式)
SCK下降沿至SDI有效保持时间(链模式)
tEN
10
15
20
ns
ns
ns
ns
ns
ns
ns
ns
ns
tDIS
tSSDICNV
tHSDICNV
tSSCKCNV
tHSCKCNV
tSSDISCK
tHSDISCK
5
2
5
5
2
3
Rev. 0 | Page 5 of 24
AD7989-1/AD7989-5
500µA
I
OL
1.4V
TO SDO
C
L
20pF
500µA
I
OH
图2. 数字接口时序的负载电路
1
Y% VIO
1
X% VIO
tDELAY
tDELAY
2
2
2
V
V
V
V
IH
IH
2
IL
IL
1
2
FOR VIO ≤ 3.0V, X = 90 AND Y = 10; FOR VIO > 3.0V, X = 70 AND Y = 30.
MINIMUM V AND MAXIMUM V USED. SEE DIGITAL INPUTS
IH
IL
SPECIFICATIONS IN TABLE 3.
图3. 时序的电平
Rev. 0 | Page 6 of 24
AD7989-1/AD7989-5
绝对最大额定值
注意，等于或超出上述绝对最大额定值可能会导致产品永
久性损坏。这只是额定最大值，并不能以这些条件或者在
任何其它超出本技术规范操作章节中所示规格的条件下，
推断产品能否正常工作。长期在超出最大额定值条件下工
作会影响产品的可靠性。
表5.
参数
额定值
模拟输入
IN+、IN−至GND1
−0.3 V至VREF + 0.3 V或 130 ꢀm
电源电压
REF、VIO至GND
VDD至GND
VDD至VIO
−0.3 V至+6.0 V
−0.3 V至+3.0 V
+3 V至−6 V
ESD警告
数字输入至GND
数字输出至GND
存储温度范围
结温
−0.3 V至VIO + 0.3 V
−0.3 V至VIO + 0.3 V
−65°C至+150°C
150°C
ESD(静电放电)敏感器件。
带电器件和电路板可能会在没有察觉的情况下放电。
尽管本产品具有专利或专有保护电路，但在遇到高能
量ESD时，器件可能会损坏。因此，应当采取适当的
ESD防范措施，以避免器件性能下降或功能丧失。
θJm热阻
10引脚MSOP
10引脚LFCSP_WD
θJC热阻
200°C/W
48.7°C/W
10引脚MSOP
10引脚LFCSP_WD
回流焊
44°C/W
2.96°C/W
JEDEC标准(J-STD-020)
1 有关IN+和IN−的解释，请参见“模拟输入”部分。
Rev. 0 | Page 7 of 24
AD7989-1/AD7989-5
引脚配置和功能描述
REF
VDD
IN+
1
2
3
4
5
10 VIO
AD7989-1/
AD7989-5
TOP VIEW
(Not to Scale)
9
8
7
6
SDI_CS
SCK
SDO
CNV
REF
VDD
IN+
1
2
3
4
5
10 VIO
IN–
AD7989-1/
AD7989-5
TOP VIEW
(Not to Scale)
9
8
7
6
SDI/CS
GND
SCK
SDO
CNV
IN–
NOTES:
GND
1. THE EXPOSED PAD CAN BE CONNECTED TO GND.
图4. 10引脚MSOP的引脚配置
图5. 10引脚LFCSP的引脚配置
表4.
引脚编号 引脚名称 类型1 说明
1
REF
AI
基准输入电压。REF范围为2.4 V至5.1 V。
此引脚参考GND引脚，应通过与之靠近的10 µF电容去耦至GND引脚。
电源。
2
3
4
5
6
VDD
IN+
IN−
GND
CNV
P
AI
AI
P
正向差分模拟输入。
负向差分模拟输入。
电源地。
DI
转换输入。此输入具有多个功能。
在上升沿可启动转换并选择器件的接口模式：链模式或片选(CS)模式。
CS模式下，CNV为低电平时SDO引脚使能。链模式下，数据在CNV为高电平时读取。
串行数据输出。转换结果通过此引脚输出。它与SCK同步。
串行数据时钟输入。器件被选择时，转换结果通过此时钟移出。
7
8
9
SDO
SCK
SDI/CS
DO
DI
DI
Serial Data Input/Chip Select.此输入具有多个功能。如下选择ADC的接口模式：
如果此引脚在CNV上升沿期间为低电平，则选择链模式。
此模式下，SDI/CS用作数据输入，以将两个或更多ADC的转换结果以菊花链方式传输到
单一SDO线路上。SDI/CS上的数字数据电平通过SDO输出，延迟16个SCK周期。
如果SDI/CS在CNV上升沿期间为高电平，则选择CS模式。
此模式下，SDI/CS或CNV在低电平时均可使能串行输出信号。
输入/输出接口数字电源。
此引脚的标称电源与主机接口电源相同(1.8 V、2.5 V、3 V或5 V)。
裸露焊盘。对于引脚架构芯片级封装(LFCSP)，裸露焊盘可以连接到GND。
此连接无需满足电气性能。
10
VIO
EP
P
1 AI = 模拟输入，DI = 数字输入，DO = 数字输出，而P = 电源。
Rev. 0 | Page 8 of 24
AD7989-1/AD7989-5
典型性能参数
VDD = 2.5 V，VREF = 5.0 V，VIO = 3.3 V。
2.0
1.5
1.0
2.0
POSITIVE INL: +0.79 LSB
NEGATIVE INL: –0.68 LSB
POSITIVE INL: +0.46 LSB
NEGATIVE INL: –0.49 LSB
1.5
1.0
0.5
0.5
0
0
–0.5
–1.0
–0.5
–1.0
–1.5
–2.0
–1.5
–2.0
0
65536
131072
CODE
196608
262144
0
65536
131072
CODE
196608
262144
图6. 积分非线性与代码的关系
图9. 差分非线性与代码的关系
60k
50k
40k
30k
20k
10k
0
50k
45k
44806
43239
50975
40k
35k
30k
25k
20k
15k
10k
5k
32476
29064
20013
16682
9064
7795
3158
9
2793
4
745
881
145
3
222
A
43
29
0
0
0
1
7
2
7
0
0
0
0
0
0
0
5
6
7
8
B
C
D
3FFF0
3FFF2
3FFF4
3FFF6
3FFF8
3FFFA
3FFFC
CODE IN HEX
CODE IN HEX
图7. 一个直流输入的直方图(码中心)
图10. 一个直流输入的直方图(码跃迁)
0
–20
0
–20
fS = 500kSPS
fIN = 1kHz
f
f
= 100kSPS
= 1kHz
S
IN
SNR = 97.4361dB
SNR = 97.2634dB
SINAD = 97.145dB
THD = –112.7dB
SINAD = 97.3577dB
THD = –114.42dB
–40
–40
–60
–60
–80
–80
–100
–120
–140
–160
–100
–120
–140
–160
0
50
100
150
200
250
0
10
20
30
40
50
FREQUENCY (kHz)
FREQUENCY (kHz)
图8. AD7989-5 FFT图
图11. AD7989-1 FFT图
Rev. 0 | Page 9 of 24
AD7989-1/AD7989-5
100
100
95
99
98
97
96
95
94
93
92
91
90
90
85
80
0.1
1
10
100
1k
–10
–9
–8
–7
–6
–5
–4
–3
–2
–1
0
18
17
16
FREQUENCY (kHz)
INPUT LEVEL (dB)
图15. SINAD与频率的关系
图12. SNR与输入电平的关系
–100
130
125
100
95
–105
–110
SNR, SINAD
120
115
110
105
100
SFDR
THD
–115
–120
–125
–130
90
ENOB
85
80
15
14
2.25
2.75
3.25
3.75
4.25
4.75
5.25
2.25
2.75
3.25
3.75
4.25
4.75
5.25
REFERENCE VOLTAGE (V)
REFERENCE VOLTAGE (V)
图13. SNR、SINAD和ENOB与基准电压的关系
图16. THD、SFDR与基准电压的关系
–115
100
–117
–119
–121
–123
98
96
94
92
90
–55
–125
–35
–15
5
25
45
65
85
105
125
–55
–35
–15
5
25
45
65
85
105
125
TEMPERATURE (°C)
TEMPERATURE (°C)
图14. SNR与温度的关系
图17. THD与温度的关系
Rev. 0 | Page 10 of 24
AD7989-1/AD7989-5
0.14
0.12
0.10
0.08
0.06
0.04
0.02
0
0.7
0.6
0.5
0.4
0.3
0.2
I
VDD
I
VDD
I
I
REF
REF
I
I
VIO
VIO
0.1
0
2.375
2.425
2.475
2.525
2.575
2.625
2.375
2.425
2.475
2.525
2.575
2.625
VDD VOLTAGE (V)
VDD VOLTAGE (V)
图21. 工作电流与VDD电压的关系(AD7989-1)
图18. 工作电流与VDD电压的关系(AD7989-5)
8
7
6
5
4
3
2
1
–80
–85
–90
–95
–100
–105
–110
–115
–120
–125
I
+ I
VIO
VDD
0
–55
–35
–15
5
25
45
65
85
105
125
0.1
1
10
100
1k
TEMPERATURE (°C)
FREQUENCY (kHz)
图19. THD与频率的关系
图22. 关断电流与温度的关系
0.7
0.6
0.5
0.4
0.3
0.2
0.1
0
0.14
0.12
0.10
008
I
I
VDD
VDD
0.06
I
I
REF
REF
0.04
0.02
0
I
I
VIO
VIO
–55
–35
–15
5
25
45
65
85
105
125
–55
–35
–15
5
25
45
65
85
105
125
TEMPERATURE (°C)
TEMPERATURE (°C)
图20. 工作电流与温度的关系(AD7989-5)
图23. 工作电流与温度的关系(AD7989-1)
Rev. 0 | Page 11 of 24
AD7989-1/AD7989-5
术语
积分非线性误差(INL)
它用位表示。
INL是指每个码与一条从负满量程画到正满量程的直线偏
差。用作负满量程的该点出现在第一个码跃迁之前的½
LSB处。正满量程定义为超出最后一个码跃迁1½ LSB的一个
电平。从各码的中心到该直线的距离即为偏差(见图25)。
有效分辨率
有效分辨率的计算公式如下：
有效分辨率 = log2(2N/均方根输入噪声)
它用位表示。
微分非线性误差(DNL)
总谐波失真(THD)
在一个理想ADC中，码跃迁相距1 LSB。DNL是指实际值与
此理想值的最大偏差。经常用保证无失码的分辨率来描述
这一规格。
THD指前五个谐波成分的均方根和与满量程输入信号的均
方根值之比，用分贝(dB)表示。
动态范围
零电平误差
动态范围指满量程的均方根值与输入短接在一起时测得的
总均方根噪声之比，用分贝(dB)表示。它使用−60 dB下的
信号测得，因此包括所有噪声源和DNL伪像。
理想中间值电压(即0 V)与产生中间值输出码(即0 LSB)的实
际电压之差称为零电平误差。
增益误差
信噪比(SNR)
当模拟电压高于标称负满量程½ LSB时(对于 5 V范围来说，
应在−4.999981 V)，发生第一个码跃迁(从100 ... 00跃迁至
100 ... 01)。当模拟电压低于标称正满量程1½ LSB时(对于 5 V
范围为+4.999943 V)，发生最后一个码跃迁(从011 … 10至
011 … 11)。增益误差指最后一个跃迁的实际电平与第一个
跃迁的实际电平之差与二者的理想电平之差的偏差。
SNR指实际输入信号的均方根值与奈奎斯特频率以下除谐
波和直流以外所有其它频谱成分的均方根和之比，用分贝
(dB)表示。
信纳比(SINAD)
SINAD指实际输入信号的均方根值与奈奎斯特频率以下包
括谐波但直流除外的所有其它频谱成分的均方根和之比，
用分贝(dB)表示。
无杂散动态范围(SFDR)
SFDR指输入信号与峰值杂散信号的均方根幅值之差，用分
贝(dB)表示。
孔径延迟
孔径延迟用于衡量采集性能，指从CNV输入的上升沿到输
入信号被保持以用于转换的时间。
有效位数(ENOB)
ENOB指利用正弦波输入测得的分辨率。与SINAD的关系
如下：
瞬态响应
ENOB = (SINADdB − 1.76)/6.02
瞬态响应是指施加满量程阶跃信号之后，ADC对输入进行
精确采集所需的时间。
它用位表示。
无噪声代码分辨率
无噪声代码分辨率是指这样一个位数，如果超过该位数，
则无法明确无误地解析各个代码，其计算公式为：
无噪声代码分辨率 = log2(2N/峰峰值噪声 )
Rev. 0 | Page 12 of 24
AD7989-1/AD7989-5
工作原理
IN+
SWITCHES CONTROL
SW+
MSB
LSB
LSB
131,072C 65,536C
4C
4C
2C
2C
C
C
C
C
BUSY
REF
CONTROL
LOGIC
COMP
GND
131,072C 65,536C
MSB
OUTPUT CODE
SW–
CNV
IN–
图24. ADC原理示意图
在采样阶段，与比较器输入端相连的阵列端子通过SW+和
SW−连接到GND。所有独立开关都连接到模拟输入端。因
此，电容阵列用作采样电容，并采样IN+和IN−输入端的模
拟信号。当采样阶段完成且CNV输入变为高电平时，就会
启动转换阶段。当转换阶段开始时，SW+和SW−首先断
开。然后，两个电容阵列从输入端断开，并连接到GND输
入端。因此，采样阶段结束时捕获的IN+和IN−输入之间的
差分电压施加于比较器输入端，导致比较器不平衡。通过
切换GND与REF之间电容阵列的各元件，比较器输入将按
照二进制加权电压步进(VREF/2、VREF/4 ... VREF/262,144)变化。
控制逻辑从MSB开始切换这些开关，以便使比较器重新回
到平衡状态。完成此过程后，器件返回采集阶段，而控制
逻辑将产生ADC输出码。
电路信息
AD7989-1/AD7989-5是高速、低功耗、单电源、精密18位
ADC，使用逐次逼近型架构。
AD7989-5每秒能够转换500,000次采样(500 kSPS)，而
AD7989-1每秒能够转换100,000次采样(100 kSPS)，两次转
换之间器件进入省电模式。以100 kSPS速率工作时，ADC典
型功耗为700 μW，因此AD7989-1非常适合电池供电的应用。
AD7989-1/AD7989-5为用户提供片内采样保持放大器，没
有任何流水线延迟，堪称多路复用多通道应用的理想之选。
AD7989-1/AD7989-5可与任何1.8 V至5 V数字逻辑系列接
口，提供10引脚MSOP封装或小型10引脚LFCSP封装，节省
空间，配置灵活。
AD7989-1/AD7989-5具有一个片上转换时钟，因此转换过
程不需要串行时钟SCK。
转换器操作
AD7989-1/AD7989-5是逐次逼近型ADC，基于电荷再分配
数模转换器(DAC)构建。图24显示了该ADC的简化电路
图。容性DAC包含两个完全相同的18位二进制加权电容阵
列，分别连接到比较器的两个输入端。
Rev. 0 | Page 13 of 24
AD7989-1/AD7989-5
传递函数
表7. 输出码和理想输入电压
模拟输入
REF = 5 V
数字输出码
(十六进制)
AD7989-1/AD7989-5的理想传递特性如图25和表7所示。
说明
V
+FSR – 1 LSB
中间电平 + 1 LSB
中间电平
+4.999962 V
+38.15 µV
0 V
−38.15 µV
−4.999962 V
−5 V
0x1FFFF1
0x00001
0x00000
0x3FFFF
0x20001
0x200002
011...111
011...110
011...101
中间电平 – 1 LSB
–FSR + 1 LSB
–FSR
1 这也是超量程模拟输入(VIN+ − VIN−高于VREF − VGND)对应的编码。
2 这也是欠量程模拟输入(VIN+ − VIN−低于VGND)对应的编码。
100...010
100...001
100...000
典型连接图
图26所示的例子为采用多个电源时AD7989-1/AD7989-5的
建议连接图。
–FSR
–FSR + 1 LSB
+FSR – 1 LSB
–FSR + 0.5 LSB
+FSR – 1.5 LSB
ANALOG INPUT
图25. ADC理想传递函数
1
2.5V
REF
V+
V+
2
100nF
10µF
1.8V TO 5.5V
100nF
20Ω
0V TO V
REF
REF
VDD
VIO
2.7nF
SDI/CS
IN+
IN–
V–
V+
SCK
SDO
CNV
AD7989-1/
AD7989-5
4
3-WIRE INTERFACE
20Ω
GND
V
TO 0V
REF
2.7nF
ADA4841-x2, 3
V–
4
1
2
SEE THE VOLTAGE REFERENCE INPUT SECTION FOR REFERENCE SELECTION.
IS USUALLY A 10µF CERAMIC CAPACITOR (X5R).
C
REF
SEE THE RECOMMENDED LAYOUT IN FIGURE 39 AND FIGURE 40.
SEE THE DRIVER AMPLIFIER CHOICE SECTION.
OPTIONAL FILTER. SEE THE ANALOG INPUTS SECTION.
3
4
图26. 采用多个电源的典型应用电路
Rev. 0 | Page 14 of 24
AD7989-1/AD7989-5
当驱动电路的源阻抗较低时，可以直接驱动AD7989-1/
AD7989-5。高源阻抗会显著影响交流特性，特别是THD。
直流特性对输入阻抗的敏感度相对较低。最大的源阻抗取
决于可容许的总谐波失真(THD)。THD性能下降程度是源
阻抗和最大输入频率的函数。
模拟输入
图27显示了AD7989-1/AD7989-5输入结构的等效电路。
两个二极管D1和D2为模拟输入IN+和IN−提供ESD保护。
需要注意，模拟输入信号的电压值不能比基准输入电压
(REF)高0.3 V以上。如果模拟输入信号的电压超过这一水
平，二极管将呈正偏并开始传导电流。这些二极管可以处
理最高130 mA的正偏电流。然而，如果输入缓冲器的供电
电压(例如图26所示的ADA4841-x的供电电压)与REF不同，
则模拟输入信号的电压最终可能比电源电压高0.3 V以上。
此时(例如输入缓冲器短路)，电流限制可以保护器件。
驱动放大器选择
虽然AD7989-1/AD7989-5很容易驱动，但驱动放大器必须
满足下列要求：
•
驱动放大器所产生的噪声必须足够低，以保持AD7989-1/
AD7989-5的SNR和转换噪声性能。来自驱动器的噪声由
RIN和CIN所构成的AD7989-1/AD7989-5模拟输入电路单
极低通滤波器进行滤波，或者由外部滤波器(如有)进行
滤波。AD7989-1/AD7989-5的典型噪声为40 µV rms，因
此放大器引起的SNR性能降低为：
REF
D1
D2
C
IN
R
IN
IN+ OR IN–
GND
C
PIN
图27. 等效模拟输入电路
40
SNRLOSS = 20 log
模拟输入结构支持IN+和IN−之间真差分信号的采样。借助
这些差分输入，可以抑制两个输入端的共模信号。
π
2
402 + f−3dB (NeN )2
90
85
80
75
70
• 其中：
–3dB为AD7989-1/AD7989-5的输入带宽(10 MHz)，单位为
兆赫，或者是输入滤波器(如有)的截止频率。
N为放大器的噪声增益(例如，缓冲器配置时为1)。
eN为运算放大器的等效输入噪声电压，单位为nV/√Hz。
• 对于交流应用，驱动器的THD性能应与AD7989-1/
AD7989-5相当。
f
• 对于多通道、多路复用应用，驱动放大器和AD7989-1/
AD7989-5模拟输入电路必须使电容阵列以18位水平
(0.0004%，4 ppm)建立满量程阶跃。在放大器的数据手册
中，更常见的是规定0.1%至0.01%的建立时间。这可能
与18位水平的建立时间显著不同，因此选择之前必须进
行验证。
65
60
1
10
100
1k
10k
FREQUENCY (kHz)
图28. 模拟输入CMRR与频率的关系
在采样阶段，模拟输入(IN+或IN−)的阻抗可以看成是由RIN
和CIN串联构成的网络与电容CPIN的并联组合。CPIN主要包
括引脚电容。RIN典型值为400 Ω，是由串联电阻与开关的导
通电阻构成的集总元件。CIN典型值为30 pF，主要包括
ADC采样电容。
表8. 推荐的驱动放大器
放大器
典型应用
ADA4941-1
ADA4841-1/
ADA4841-2
极低噪声、低功耗、单端至差分
极低噪声、小尺寸、低功耗
在采样阶段，开关闭合时，输入阻抗受限于CPIN。RIN和CIN
构成一个单极低通滤波器，可以降低不良混叠效应并限制
噪声。
AD8021
AD8022
OP184
极低噪声、高频
低噪声、高频
低功耗、低噪声、低频
5 V单电源、低噪声
AD8655
AD8605, AD8615 5 V单电源、低功耗
Rev. 0 | Page 15 of 24
AD7989-1/AD7989-5
单端至差分驱动器
电源
对于使用单端模拟信号(双极性或单极性)的应用，单端至
差分驱动器ADA4941-1可以为该器件提供差分输入，原理
图见图29。
AD7989-1/AD7989-5使用两个电源引脚：内核电源(VDD)
以及数字输入/输出接口电源(VIO)。VIO可以与1.8 V至5.5 V
的任何逻辑直接接口。为减少所需的电源数，VIO和VDD
引脚可以连在一起。AD7989-1/AD7989-5与VIO和VDD电
源的时序无关。此外，这些器件在很宽的频率范围内对电
源变化非常不敏感，如图30所示。
R1和R2设置输入范围与ADC范围(VREF)之间的衰减比。
R1、R2和CF根据所需的输入电阻、信号带宽、抗混叠和
噪声贡献进行选择。例如，对于 10 V范围和4 kΩ阻抗，
R2 = 1 kΩ，R1 =4 kΩ。
95
90
85
R3和R4设置ADC的IN−输入的共模电压，R5和R6设置ADC
的IN+输入的共模电压。确保共模电压接近VREF/2。例如，
对于使用单电源的 10 V范围，R3 = 8.45 kΩ，R4 = 11.8 kΩ，
R5 = 10.5 kΩ，R6 = 9.76 kΩ。
80
75
70
65
60
R5
R6
R3
R4
+5V REF
+2.5V
10µF
+5.2V
100nF
100nF
REF
20Ω
20Ω
OUTN
OUTP
REF
VDD
IN+
IN–
2.7nF
2.7nF
AD7989-1/
AD7989-5
1
10
100
FREQUENCY (kHz)
1k
IN
GND
图30. PSRR与频率的关系
FB
ADA4941
–0.2V
R2
AD7989-1/AD7989-5在每个转换阶段结束时自动进入省电
模式。
R1
±10V,
±5V, ..
数字接口
C
F
尽管引脚数很少，AD7989-1/AD7989-5在串行接口模式上
仍具有灵活性。
图29. 单端至差分驱动器电路
基准电压输入
CS模式下，AD7989-1/AD7989-5与SPI、QSPI、数字主机和
DSP兼容。此模式下，AD7989-1/AD7989-5可使用三线式
或四线式接口。三线式接口使用CNV、SCK和SDO信号，
可将线路连接减至最少，在隔离应用中非常有用。四线式
接口使用SDI/CS、CNV、SCK和SDO信号，用于启动转换
的CNV与回读时序(SDI)独立，这在低抖动采样或同步采样
应用中很有用。
AD7989-1/AD7989-5基准电压输入REF具有动态输入阻
抗，因此必须利用低阻抗源驱动，REF与GND引脚之间应
有效去耦，如“布局布线”部分所述。
利用极低阻抗源(例如使用AD8031或AD8605的基准电压缓
冲器)驱动REF时，10 µF(X5R，0805尺寸)陶瓷芯片电容可实
现最佳性能。
如果使用无缓冲基准电压，去耦值取决于所使用的基准电
压源。例如，使用低温漂基准电压源ADR43x时，22 μF
(X5R，1206尺寸)陶瓷芯片电容可实现最佳性能。
链模式下，AD7989-1/AD7989-5提供菊花链特性，利用SDI
输入可在类似移位寄存器的单条数据线上实现多个ADC的
级联。
如果需要，可以使用低至2.2 µF的基准电压去耦电容，它
对性能(特别是DNL)的影响极小。
器件的工作模式取决于CNV上升沿时的SDI/CS电平。如果
SDI/CS为高电平，则选择CS模式；如果SDI/CS为低电平，
则选择链模式。SDI/CS保持时间是这样的：当SDI/CS和
CNV连接在一起时，始终选择链模式。用户必须在回读前
等待最大转换时间。
无论如何，REF与GND引脚之间不需要额外的低值陶瓷去
耦电容(如100 nF)。
Rev. 0 | Page 16 of 24
AD7989-1/AD7989-5
平时，MSB输出至SDO。剩余数据位在随后的SCK下降沿
逐个输出。数据在SCK的上升沿和下降沿均有效。虽然上
升沿可以用于捕捉数据，但使用SCK下降沿的数字主机能
实现更快的读取速率，只要它具有合理的保持时间。在第
18个SCK下降沿之后，或者当CNV变为高电平时(以最先出
现者为准)，SDO返回高阻态。
CS 模式，3线
在将单个AD7989-1/AD7989-5连接到SPI兼容数字主机时，
通常会使用此模式。连接图如图31所示，相应的时序如图
32所示。
将SDI/CS连接到VIO时，CNV上的上升沿启动转换，选择
CS模 式 ， 并 强 制 SDO进 入 高 阻 态 。 转 换 完 成 后 ，
AD7989-1/AD7989-5进入采集阶段并关断。CNV变为低电
CONVERT
DIGITAL HOST
CNV
VIO
AD7989-1/
AD7989-5
SDI/CS
SDO
DATA IN
SCK
CLK
图31. CS模式3线连接图(SDI高电平)
SDI/CS = 1
tCYC
CNV
tCONV
tACQ
ACQUISITION
CONVERSION
ACQUISITION
tSCK
tSCKL
SCK
SDO
1
2
3
16
17
18
tHSDO
tSCKH
tDSDO
tEN
tDIS
D17
D16
D15
D1
D0
图32. CS模式3线串行接口时序(SDI高电平)
Rev. 0 | Page 17 of 24
AD7989-1/AD7989-5
最大转换时间内保持高电平。转换完成后，AD7989-1/
AD7989-5进入采集阶段并关断。每个ADC结果可通过将
SDI/CS输入拉低来读取，从而将MSB输出至SDO。剩余数
据位则在随后的SCK下降沿逐个输出。数据在SCK的上升
沿和下降沿均有效。虽然上升沿可以用于捕捉数据，但使
用SCK下降沿的数字主机能实现更快的读取速率，只要它
具有合理的保持时间。在第18个SCK下降沿之后，或者当
SDI/CS变为高电平时(以最先出现者为准)，SDO返回高阻
态，可读取另一个AD7989-1/AD7989-5。
CS 模式，4线
在将多个AD7989-1/AD7989-5连接到SPI兼容数字主机时，
通常会使用此模式。
使用两个AD7989-1/AD7989-5器件的连接图示例如图33所
示，相应的时序如图34所示。
将SDI置为高电平时，CNV上的上升沿启动转换，选择
SDI/CS模式，并强制SDO进入高阻态。此模式下，CNV在
转换阶段和随后的数据回读期间保持高电平。(SDI/CS和
CNV为低电平时，SDO变为低电平。)最小转换时间之
前，SDI/CS可用于选择其它SPI器件，如模拟多路复用器，
但SDI/CS必须在最小转换时间逝去前返回高电平，接着在
CS2
CS1
CONVERT
CNV
CNV
DIGITAL HOST
AD7989-1/
AD7989-5
AD7989-1/
AD7989-5
SDI/CS
SDO
SDI/CS
SDO
SCK
SCK
DATA IN
CLK
图33. CS模式4线连接图
tCYC
CNV
tACQ
tCONV
ACQUISITION
tSSDICNV
CONVERSION
ACQUISITION
SDI/CS (CS1)
tHSDICNV
SDI/CS (CS2)
tSCK
tSCKL
SCK
SDO
1
2
3
16
17
18
19
20
34
35
36
tHSDO
tSCKH
tDSDO
tDIS
tEN
D17
D16
D15
D1
D0
D17
D16
D1
D0
图34. CS模式4线串行接口时序
Rev. 0 | Page 18 of 24
AD7989-1/AD7989-5
平 。 转 换 完 成 后 ， MSB输 出 至 SDO， 而 AD7989-1/
AD7989-5进入采集阶段并关断。存储在内部移位寄存器中
的剩余数据位则在随后的SCK下降沿逐个输出。对于每个
ADC，SDI馈入内部移位寄存器的输入，并通过SCK下降
沿逐个输出。链内每个ADC首先输出数据MSB，回读N个
ADC需要18 × N个时钟。数据在SCK的上升沿和下降沿均
有效。虽然上升沿可以用于捕捉数据，但使用SCK下降沿
的数字主机能实现更快的读取速率，从而在链中容纳更多
AD7989-1/AD7989-5器件，只要数字主机具有合理的保持
时间。最大转换速度可能会因为总回读时间而降低。
链模式
此模式可用于在三线式串行接口上以菊花链形式连接多个
AD7989-1/AD7989-5器件。这一特性有助于减少器件数量
和线路连接；例如在隔离式多转换器应用或接口能力有限
的系统中。数据回读与读取移位寄存器相似。
使用两个AD7989-1/AD7989-5器件的连接图示例如图35所
示，相应的时序如图36所示。
SDI/CS和CNV为低电平时，SDO变为低电平。将SCK置为
低电平时，CNV上的上升沿启动转换，并选择链模式。此
模式下，CNV在转换阶段和随后的数据回读期间保持高电
CONVERT
CNV
CNV
DIGITAL HOST
DATA IN
AD7989-1/
AD7989-5
AD7989-1/
AD7989-5
SDI/CS
SDO
SDI/CS
SDO
A
SCK
B
SCK
CLK
图35. 链模式连接图
SDI/CS = 0
A
tCYC
CNV
tACQ
tCONV
ACQUISITION
CONVERSION
ACQUISITION
tSCK
tSCKL
tSSCKCNV
SCK
1
2
3
A
B
16
17
18
19
20
34
35
36
tHSCKCNV
tSSDISCK
tSCKH
tHSDISCK
tEN
D
D
17
D
16
D
D
15
15
D
1
1
D
0
SDO = SDI/CS
A
A
A
B
A
A
B
tHSDO
tDSDO
17
D
16
D
D
0
D
17
D
16
D 1
A
D 0
A
SDO
B
B
B
B
A
A
图36. 链模式串行接口时序
Rev. 0 | Page 19 of 24
AD7989-1/AD7989-5
应用信息
与BLACKFIN® DSP接口
AD7989-1/AD7989-5可以轻松连接到DSP SPI或SPORT。SPI
配置很简单，使用标准SPI接口就能完成，如图37所示。
布局布线
AD7989-1/AD7989-5所在的印刷电路板应采用模拟部分与
数字部分分离设计，并限制在电路板的一定区域内。
AD7989-1/AD7989-5的模拟信号位于左侧，数字信号位于
右侧，这种引脚排列可以简化设计。
SPI_CLK
SPI_MISO
SPI_MOSI
SCK
SDO
CNV
AD7989-1/
AD7989-5
避免在器件下方布设数字线路，否则会将噪声耦合至芯片
管芯，除非在AD7989-1/AD7989-5下方铺一个接地层用作
屏蔽。不要在模拟信号路径附近运行快速开关信号(如
CNV或时钟)。避免数字信号与模拟信号交叠。
DSP
图37. Blackꢀn SPI接口的典型连接
同样，SPORT接口可用于与该ADC接口。SPORT接口有很
多优点，比如可以使用直接存储器访问(DMA)，并提供更
低抖动的CNV信号(由硬件计数器产生)。
建议至少使用一个接地层。数字和模拟部分可以共用或分
割使用接地层。后一情况中，接地层应在AD7989-1/
AD7989-5器件下方连接。
SPORT与AD7989-1/AD7989-5接口之间可能需要一些胶连
逻辑。AD7989-1/AD7989-5的评估板直接与基于Blackꢀn的
(ADSP-BF527) SDP板的SPORT接口。用于SPORT接口的配
置需要添加一些胶连逻辑，如图38所示。将CNV置为高电
平时，ADC的SCK输入关断，以便在转换数据时保持SCK
线路静态，从而确保结果的完整性。此方法使用AND门和
NOT门形成SCK路径。RSCLK和RFS路径上使用的其他逻
辑门用于延迟匹配，在路径长度较短时可以省去。
AD7989-1/AD7989-5基准电压输入REF具有动态输入阻
抗。使用最小寄生电感去耦REF的方法是将基准电压源的
去耦陶瓷电容靠近(理想情况是正对)REF和GND引脚放
置，并用较宽的低阻抗走线进行连接。
最后，AD7989-1/AD7989-5的电源VDD和VIO应通过陶瓷
电容去耦，其值通常为100 nF，靠近AD7989-1/AD7989-5放
置，并用短而宽的走线连接，以提供低阻抗路径并减小电
源线路上的毛刺噪声影响。
以上只是将SPORT接口用于该ADC的一种方法；还存在其
他类似解决方案。
图39和图40是遵循这些规则的布局布线示例。
VDRIVE
DR
SDO
SCK
RSCLK
TSCLK
BLACKFIN
DSP
AD7989-1/
AD7989-5
RFS
TFS
CNV
图38. Blackꢀn Sport接口的评估板连接
Rev. 0 | Page 20 of 24
AD7989-1/AD7989-5
评估AD7989-1/AD7989-5性能
AD7989-1/AD7989-5的其他建议布局布线参见UG-340——
AD7989-1/AD7989-5评估板(EVAL-AD7989-5SDZ)用户指南。
评估板套件包括装配完善且经过测试的评估板、用户指南
以及用于从PC通过EVAL-SDP-CB1Z控制评估板的软件。
AD7989-1/
AD7989-5
图40. AD7989-1/AD7989-5的建议布局布线(底层)
图39. AD7989-1/AD7989-5的建议布局布线(顶层)
Rev. 0 | Page 21 of 24
AD7989-1/AD7989-5
外形尺寸
3.10
3.00
2.90
10
1
6
5
5.15
4.90
4.65
3.10
3.00
2.90
PIN 1
IDENTIFIER
0.50 BSC
0.95
0.85
0.75
15° MAX
1.10 MAX
0.70
0.55
0.40
0.15
0.05
0.23
0.13
6°
0°
0.30
0.15
COPLANARITY
0.10
COMPLIANT TO JEDEC STANDARDS MO-187-BA
图41. 10引脚超小型封装[MSOP]
(RM-10)
图示尺寸单位：mm
2.48
2.38
2.23
3.10
3.00 SQ
2.90
0.50 BSC
10
6
PIN 1 INDEX
AREA
EXPOSED
PAD
1.74
1.64
1.49
0.50
0.40
0.30
0.20 MIN
1
5
BOTTOM VIEW
TOP VIEW
PIN 1
INDICATOR
(R 0.15)
FOR PROPER CONNECTION OF
THE EXPOSED PAD, REFER TO
THE PIN CONFIGURATION AND
FUNCTION DESCRIPTIONS
0.80
0.75
0.70
0.05 MAX
0.02 NOM
COPLANARITY
0.08
SECTION OF THIS DATA SHEET.
SEATING
PLANE
0.30
0.25
0.20
0.20 REF
图42. 10引脚引脚架构芯片级封装[LFCSP_WD]
3 mm x 3 mm，超薄体，双排引脚
(CP-10-9)
图示尺寸单位：mm
Rev. 0 | Page 22 of 24
AD7989-1/AD7989-5
订购指南
型号1, 2, 3
温度范围
封装描述
封装选项
RM-10
RM-10
CP-10-9
CP-10-9
RM-10
RM-10
CP-10-9
CP-10-9
订购数量
50
1,000
1,500
250
标识
C76
C76
C80
C80
C7N
C7N
C7Y
C7Y
AD7989-1BRMZ
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
−40°C至+85°C
10引脚 MSOP，管式
AD7989-1BRMZ-RL7
AD7989-1BCPZ-RL7
AD7989-1BCPZ-R2
AD7989-5BRMZ
AD7989-5BRMZ-RL7
AD7989-5BCPZ-RL7
AD7989-5BCPZ-R2
EVAL-AD7989-5SDZ
10引脚 MSOP，7"卷带和卷盘
10引脚 LFCSP_WD，7"卷带和卷盘
10引脚 LFCSP_WD
10引脚 MSOP，管式
10引脚 MSOP，7"卷带和卷盘
10引脚 LFCSP_WD，7"卷带和卷盘
50
1,000
1,500
250
10引脚 LFCSP_WD
评估板已填充AD7989-5；
用于AD7989-1和AD7989-5的评估
系统演示板，
EVAL-SDP-CB1Z
通过USB与PC的接口用作数据传输控制器板
1 Z = 符合RoHS标准的器件。
2 EVAL-AD7989-5SDZ可单独用作评估板，或与EVAL-SDP-CB1Z配合用于评估/演示。
3 EVAL-SDP-CB1Z板允许PC对所有带SD标志后缀的ADI评估板进行控制并与之通信。
Rev. 0 | Page 23 of 24
AD7989-1/AD7989-5
注释
©2014 Analog Devices, Inc. All rights reserved. Trademarks and
registered trademarks are the property of their respective owners.
D10232sc-0-1/14(0)
Rev. 0 | Page 24 of 24
相关型号：
©2020 ICPDF网 联系我们和版权申明